

CURRÍCULUM VITAE

ROBERTO STACK MURPHY ARTEAGA

CONTENIDO

Datos Generales	1
Formación Académica.....	2
Grados Académicos	3
Trabajos Desempeñados	4
Resumen de Actividades Académicas	5
Publicaciones más recientes	6
Artículos en Revistas Científicas Periódicas	7
Artículos en Memorias de Congresos	9
Resúmenes en Congresos	16
Reportes Técnicos	19
Artículos de Divulgación y Política Científica.....	20
Tesis y Libros	22
Presentaciones en Congresos y Conferencias.....	23
Citas Bibliográficas Externas	30
Cursos Impartidos	38
Tesis Dirigidas.....	47
Dirección de Proyectos Externos	49
Cursos de Educación Continua	50
Membresías.....	51
Participación en Comités Organizadores de Conferencias	52

CURRÍCULUM VITAE

DATOS GENERALES

NOMBRE: Roberto Stack Murphy Arteaga
FECHA DE NACIMIENTO: 3 de enero de 1960
LUGAR DE NACIMIENTO: México D.F.

DIRECCIÓN PROFESIONAL: Instituto Nacional de Astrofísica, Óptica y
Electrónica (INAOE)
Luis Enrique Erro # 1
Tonantzintla, Puebla
72840, MEXICO
(52) (222) 266 31 00, ext. 3501, 1407.
Fax: (52) (222) 247 27 42

DOMICILIO: Arco Ojival 9764
Rinconada Los Arcos II
San José Mayorazgo
(52) (222) 954 3000
72460, Puebla, Puebla, México

CORRESPONDENCIA: Calzada Zavaleta 1306-A
Suite 24-48-289
Colonia Santa Cruz Buenavista
72150, Puebla, Puebla, México

CORREO ELECTRÓNICO: rmurphy@ieee.org

1.- FORMACIÓN ACADÉMICA

Profesional: **Sep. 1978-May. 1982**
St. John's University. Collegeville, Minnesota, EE. UU.

Maestría: **Sep. 1986-Nov. 1988**
Instituto Nacional de Astrofísica, Óptica y Electrónica, Tonantzintla,
Puebla, México.

Doctorado: **Ago. 1993- Jul. 1997**
Instituto Nacional de Astrofísica, Óptica y Electrónica, Tonantzintla,
Puebla, México.

2.- GRADOS ACADÉMICOS

Bachelor of Science (Licenciatura):

En Física, 23 de mayo 1982, St. John's University, Collegeville, Minnesota, EE. UU.

Maestría en Ciencias:

Especialidad en Microelectrónica, 30 de noviembre de 1988, Instituto Nacional de Astrofísica, Óptica y Electrónica, Tonantzintla, Puebla, México.

Doctorado en Ciencias:

Especialidad en Electrónica, 4 de julio de 1997, Instituto Nacional de Astrofísica, Óptica y Electrónica, Tonantzintla, Puebla, México.

3.- TRABAJOS DESEMPEÑADOS

Abr. 1983-jun. 1987:

Maestro de Inglés, en sucursales División del Norte, San Ángel y Puebla de “Interlingua”, propiedad de “Idiomas S.A.”. Génova # 33-105. Colonia Juárez. México D.F.

Ago. 1987-dic 2007:

Maestro de tiempo parcial en las escuelas de Ingeniería Electrónica y Comunicaciones, Ingeniería de Sistemas de Cómputo y de Ciencias y Matemáticas. Universidad de las Américas, Sta. Catarina Mártir, Cholula, Puebla.

Dic. 1988-dic 1991:

Investigador Asociado “B”, Instituto Nacional de Astrofísica, Óptica y Electrónica, Tonantzintla, Puebla. Diciembre 1 1988 a diciembre 15 1991.

Dic. 1991-oct. 1999:

Investigador Asociado “C”, Instituto Nacional de Astrofísica, Óptica y Electrónica, Tonantzintla, Puebla. Diciembre 16 1991 a octubre 31, 1999.

Ago. 1994-ago. 1995:

Investigador visitante en el “Interuniversitair Micro-Elektronica Centrum” (IMEC) en Heverlee, Bélgica.
Agosto 23 1994 a agosto 15 1995.

Nov. 1999 a mayo 2005:

Investigador Titular “A”, Instituto Nacional de Astrofísica, Óptica y Electrónica, Tonantzintla, Puebla. Noviembre 1° 1999 a 31 de mayo 2005.

Feb. 2001 a marzo 2006:

Coordinador Docente, Instituto Nacional de Astrofísica, Óptica y Electrónica, Tonantzintla, Puebla. Febrero 16 2001 a marzo 15 2006.

Junio 2005 a la fecha:

Investigador Titular “B”, Instituto Nacional de Astrofísica, Óptica y Electrónica, Tonantzintla, Puebla. Junio 1 2005 a la fecha.

Marzo 2006 a la fecha:

Director de Formación Académica, Instituto Nacional de Astrofísica, Óptica y Electrónica, Tonantzintla, Puebla. Marzo 16 2006 a la fecha.

4.- RESUMEN DE ACTIVIDADES ACADÉMICAS

Artículos en revistas científicas periódicas	19
Artículos en memorias de congresos	58
Resúmenes en congresos	27
Reportes técnicos	5
Artículos de divulgación y política científica	20
Tesis y libros	6
Citas bibliográficas externas	68
Tesis dirigidas terminadas	16
Doctorado	4
Maestría	10
Licenciatura	2
Cursos a nivel licenciatura	37
Cursos de postgrado	54
Presentaciones en congresos y conferencias	62

PUBLICACIONES MÁS RECIENTES

“A Modified Model for the Self Inductance of Metal Lines on Si”, J. Huerta, R. Murphy, proceedings of the 2009 International Workshop Series on Signal Integrity and High-Speed Interconnects (IMWS2009-R9), febrero 2009, pp. 111-114.

“Analytical Characterization and Modeling of Shielded Test Structures for RF-CMOS”, E. Torres, R. Torres, R. Murphy, E. Gutiérrez. *Internacional Journal of High Speed Electronics and Systems* Vol. 18, No. 4, diciembre 2008, pp. 793-803.

“Quantum (5 5 12) Silicon Nanowire 300K MOSFET”, D. L. Kendall,, F. J. De la Hidalga, R .R. Rodríguez, M. Castro, A. Torres, W. Calleja, E. Meza Prieto, M. Landa, C. Zúñiga, R. Murphy, N. Carlos, I. Juárez, M. Kendall, *Electro Chemical Society Transactions*, Vol. 13, No. 1, mayo 2008, pp. 337-344.

“Panel — Science and Technology Entrepreneurship For Economic Development (SEED)”, R. Jordán, S. Kassicieh, A. Roldán, N. Jerez, R. Lotufo, R. Murphy, *Memoria Técnica de la Ninth International Conference on Engineering Education*, julio 2006, pp. R3C-1—R3C-4.

“A Simple Electrical RLC Crosstalk Model for Interconnects on Silicon”, J. Huerta, R. Murphy, *Memoria Técnica de la Sixth International Caribbean Conference on Devices, Circuits and Systems (ICDCS2006)*, abril 2006, pp. 79-82.

“Two MOS Transimpedance Amplifier On-Chip Structures for High-Frequency Applications”, J. Martínez, A. Díaz, A. Torres, R. Murphy, J. Finol. *Revista Ingeniería Electrónica Automática y Comunicaciones. La Habana, Cuba*, Vol. XXVI, No. 2, diciembre 2005, pp. 3-8.

“Analytical Model and Parameter Extraction to Account for the Pad Parasitics in RF-CMOS”, R. Torres, R. Murphy, A. Reynoso, *IEEE Transactions on Electron Devices*, Vol. 52, No. 7, julio 2005, pp. 1335-1342.

“Enabling a Compact Model to Simulate the RF Behavior of MOSFETs in SPICE”, R. Torres, R. Murphy, *International Journal of RF and Microwave Computer-Aided Engineering*, Vol. 15, No. 3, mayo 2005, pp. 255-263.

“Influence of the a-SiGe:H Thickness on the Conduction Mechanisms of n-amorphous-SiGe:H/p-Crystalline Heterojunction Diodes”, P. Rosales, A. Torres, R. Murphy, J. De la Hidalga, L. Marsal, R. Cabré, J. Pallarés, *Journal of Applied Physics*, Vol. 97, No. 8, abril 2005, pp. 083710-1-083710-8.

5.-ARTÍCULOS EN REVISTAS CIENTÍFICAS PERIÓDICAS

- 1991** **5.1** “Die-Punch Test Study and Relationship to Delta V_{BE} ”, M. Aceves, L. Paredes, R. Murphy. IEEE Transactions on Components, Hybrids and Manufacturing Technology, Vol. 14, No. 4, diciembre 1991, pp. 900-903.
- 5.2** “Caracterización de un Proceso de Fabricación de Circuitos Integrados CMOS”. M. Linares, R. Murphy, W. Calleja. Revista Ingeniería Electrónica Automática y Comunicaciones. La Habana, Cuba, Vol. XII, No. 3, 1991, pp. 3-16.
- 1992** **5.3** “Applying Statistics to Find the Causes of Variability in Aluminum Evaporation: A case Study”, M. Aceves, L.A. Hernández, R. Murphy. IEEE Transactions on Semiconductor Manufacturing, Vol. 5, No. 2, mayo 1992, pp. 165-167.
- 5.4** “Fabricación de Circuitos Integrados en México”, S. Fuentes, M. Aceves, R. Murphy, W. Calleja, M. Linares, Revista Ciencia, Vol. 43, No. 2, junio 1992, pp. 127-156.
- 1993** **5.5** “Cuantificación del Gammagrama de Vaciamiento Gástrico en Voluntarios Sanos y Pacientes de la Ciudad de México”, C. Manzano, C. Arteaga, R. Murphy, L. Uscanga, L. Morales, F. Mayén, Acta Médica, Vol. XXIX, No. 115-116, julio-diciembre 1993, pp. 47-58.
- 1995** **5.6** “Quality Assurance in Polysilicon Deposition Using Statistics”, M. Aceves, R. Murphy, A. Torres, W. Calleja, Quality Engineering, Vol. 8, No. 2, diciembre 1995, pp. 255-262.
- 1999** **5.7** “RF Low-Noise Amplifier in BICMOS Technologies”, F. Carreto, J. Silva, R. Murphy, IEEE Transactions on Circuits and Systems, Vol. 46, No. 7, julio 1999, pp. 974-977.
- 2001** **5.8** “A 77K MOS Magnetic Field Detector”, R. Murphy, P. García, E. Gutiérrez, A. Torres, Revista Mexicana de Física, Vol. 47, No. 6, diciembre 2001, pp. 558-561.
- 5.9** “Fabricación y Caracterización de Inductores sobre Silicio”, J. Huerta, R. Murphy, A. Díaz, A. Torres, W. Calleja, M. Landa, Superficies y Vacío, Vol. 13, diciembre 2001, pp. 44-49.
- 2003** **5.10** “MOSFET Gate Resistance Determination”, R. Torres, R. Murphy, S. Decoutere, Electronics Letters, Vol. 39, No. 2, enero 2003, pp. 248-250.

- 5.11** "Fabrication, Characterisation and Modelling of Integrated On-Silicon Inductors", R. Murphy, J. Huerta, A. Díaz, A. Torres, W. Calleja, M. Landa, *Microelectronics Reliability*, Vol. 43, No. 2, febrero 2003, pp. 195-201.
- 5.12** "MOSFET Bias Dependent Series Resistance Extraction from RF Measurements", R. Torres, R. Murphy, S. Decoutere, *Electronics Letters*, Vol. 39, No. 20, octubre 2003, pp. 1476-1478.
- 2004** **5.13** "Electrical Characterization of n-type a-SiGe:H/p-type Crystalline-Silicon Heterojunctions", P. Rosales, A. Torres, R. Murphy, M. Landa, *Semiconductor Science and Technology*, Vol. 19, No. 3, marzo 2004, pp. 366-372.
- 5.14** "An Improved Substrate-Loss Model to Determine MOSFET Drain, Source and Substrate Elements", R. Torres, R. Murphy, A. Torres, *Microwave and Optical Technology Letters*, Vol. 43, No. 2, octubre 20 2004, pp. 126-130.
- 2005** **5.15** "Influence of the a-SiGe:H Thickness on the Conduction Mechanisms of n-amorphous-SiGe:H/p-Crystalline Heterojunction Diodes", P. Rosales, A. Torres, R. Murphy, J. De la Hidalga, L. Marsal, R. Cabré, J. Pallarés, *Journal of Applied Physics*, Vol. 97, No. 8, abril 2005, pp. 083710-1-083710-8.
- 5.16** "Enabling a Compact Model to Simulate the RF Behavior of MOSFETs in SPICE", R. Torres, R. Murphy, *International Journal of RF and Microwave Computer-Aided Engineering*, Vol. 15, No. 3, mayo 2005, pp. 255-263.
- 5.17** "Analytical Model and Parameter Extraction to Account for the Pad Parasitics in RF-CMOS", R. Torres, R. Murphy, A. Reynoso, *IEEE Transactions on Electron Devices*, Vol. 52, No. 7, julio 2005, pp. 1335-1342.
- 5.18** "Two MOS Transimpedance Amplifier On-Chip Structures for High-Frequency Applications", J. Martínez, A. Díaz, A. Torres, R. Murphy, J. Finol. *Revista Ingeniería Electrónica Automática y Comunicaciones. La Habana, Cuba*, Vol. XXVI, No. 2, diciembre 2005, pp. 3-8.
- 2008** **5.19** "Analytical Characterization and Modeling of Shielded Test Structures for RF-CMOS", E. Torres, R. Torres, R. Murphy, E. Gutiérrez. *Internacional Journal of High Speed Electronics and Systems* Vol. 18, No. 4, diciembre 2008, pp.793-803.

6.- ARTÍCULOS EN MEMORIAS DE CONGRESOS

- 1989** **6.1** “Estructuras de Prueba y Técnicas de Medición de Parámetros en la Fabricación de Circuitos Integrados CMOS en el INAOE”, M. Linares, R. Murphy, M. Aceves, Memoria del V Seminario de Física Electrónica, México, D.F., agosto 1989, pp. 81-85.
- 6.2** “Caracterización del Proceso de Fabricación de Circuitos Integrados del INAOE”, R. Murphy, M. Linares, M. Aceves, Memoria del V Seminario de Física Electrónica, México D.F., agosto 1989, pp. 86-88.
- 1990** **6.3** “Un Proceso CMOS de Nueve Niveles”, R. Murphy, Memoria del Congreso de Electrónica y Comunicaciones UDLA-P-90. Universidad de las Américas, Puebla, febrero 1990, pp. 5.5-5.8.
- 6.4** “Oscilador de Anillo Integrado CMOS”, M. Linares, R. Murphy, W. Calleja, S. Fuentes, M. Aceves, Memoria del congreso ELECTRO-90, Chihuahua, Chih., octubre 1990, pp. 473-485.
- 6.5** “Generación de Mascarillas para Circuitos Integrados”, R. Murphy, M. Linares, T. León, T. Flores, Memoria del congreso ELECTRO-90, Chihuahua, Chih., octubre 1990, pp. 487-492.
- 1991** **6.6** “Control de Calidad en el Proceso ECMOS-1”, M. Aceves, M. Linares, R. Murphy, W. Calleja, I. Zaldívar, Memoria del congreso ELECTRO-91, Chihuahua, Chih., octubre 1991, pp. 807-820.
- 6.7** “Fabricación de Celdas Digitales Estándar CMOS y su Aplicación en Circuitos Integrados”, M. Linares, S. Fuentes, I. Zaldívar, R. Murphy, W. Calleja, J. Remolina, M. Landa, Memoria del congreso ELECTRO-91, Chihuahua, Chih., octubre 1991, pp. 857-872
- 6.8** “Métodos Estadísticos para la Optimización de Procesos: Un Ejemplo”, M. Aceves, R. Murphy, I. Fuentes, I. Zaldívar, Memoria del congreso ELECTRO-91, Chihuahua, Chih., octubre 1991, pp. 879-893, 1992.
- 1992** **6.9** “Diseño de Celdas Básicas Digitales y Analógicas MOS para la Construcción de Filtros a Capacitores Conmutados”, F. Sandoval, R. Murphy, S. Fuentes, Memoria del III Congreso Internacional de Electrónica y Comunicaciones CONIELECOMP UDLA'92. Universidad de las Américas, Puebla, febrero 1992, pp. 6.9-6.18.
- 6.10** “Diseño de un Dispositivo para Compensación de Pérdida Auditiva”, F. Sandoval, R. Murphy, M. Landa, I. Zaldívar, Memoria del Congreso ELECTRO-92, Chihuahua, Chih., octubre 1992, pp. 527-541.

- 6.11** "Polisilicio LPCVD para Aplicaciones en Microelectrónica: Una Revisión", R. Murphy, A. Torres, M. Aceves, Memoria del Congreso ELECTRO-92, Chihuahua, Chih., octubre 1992, pp. 559-566.
- 1993** **6.12** "Cuantificación del Gammagrama de Vaciamiento Gástrico en Voluntarios Sanos y Pacientes de la Ciudad de México", C. Manzano, C. Arteaga, R. Murphy, L. Uscanga, L. Morales, F. Mayén, Memoria del XXVII Congreso Anual de la Sociedad Mexicana de Medicina Nuclear, Ajijic, Jalisco, mayo 1993, pp. 88-109.
- 1994** **6.13** "The Use of Statistical Methods to Insure the Quality and Optimization of Polysilicon Deposition", M. Aceves, R. Murphy, A. Torres, W. Calleja, 1993 International Integrated Reliability Workshop Final Report, IEEE, N.J., EUA, marzo 1994, pp. 105-112.
- 1995** **6.14** "Characterisation of the Overlap Capacitance of Submicron LDD MOSFETs", V. Kol'dyaev, A. Clerix, R. Murphy, L. Deferm, Proceedings of the 1995 European Solid State Device Research Conference (ESSDERC 1995), septiembre 1995, pp. 757-760.
- 1996** **6.15** "Sobre la Caracterización en Alta Frecuencia de Transistores MOS", R. Murphy, E. Gutiérrez, Memoria del VI Congreso Internacional de Electrónica, Comunicaciones y Computadoras (CONIELECOMP 96), febrero 1996, pp. 23-27.
- 1997** **6.16** "Analyses of the Series Resistance and Effective Channel Length Extraction of Submicron MOS Transistors Operating at High Temperature", A.S. Nicollet, J.A. Martino, E.A. Gutiérrez, R. Murphy, Memoria del XII Congreso de la Sociedad Brasileña de Microelectrónica, septiembre 1997, pp. 1-4.
- 1998** **6.17** "Characterization of the Submicron MOS Transistor for High-Frequency Applications", R. Murphy, E. Gutiérrez, Memoria del VIII Congreso Internacional de Electrónica, Comunicaciones y Computadoras (CONIELECOMP 98), febrero 1998, pp. 344-350.
- 6.18** "Electron Transport Through Accumulation Layers and its Effect on the Series Resistance of MOS Transistors", Edmundo A. Gutierrez-D., Octavio Gonzalez-C., and Roberto S. Murphy-A., Memoria del Second IEEE International Caracas Conference on Devices, Circuits and Systems, Isla de Margarita, Venezuela, marzo 1998, pp. 51-54.
- 6.19** "Modelado de Circuitos Integrados CMOS", R. Murphy, Memoria de la Primera Conferencia de Actualización en Ingeniería Electrónica, Comunicaciones y Computación, CAIECC'98, Poza Rica, Veracruz, México, Marzo 1998, pp. 36-41.

- 6.20** “A Sub-mT Cryogenic Silicon Magnetic Sensor”, E. Gutiérrez, R. Murphy, A. Torres, M. Linares, P. García, R. Rojas, V.H. Páez, Proceedings of the 1998 European Solid State Device Research Conference (ESSDERC 1998), septiembre 1998, pp. 188-191.
- 6.21** “A Straightforward De-Embedding Technique for High-Frequency Measurements of MOS Transistors”, R. Murphy, E. Gutiérrez, Memoria del Segundo Congreso Internacional de Investigación en Ingeniería Eléctrica y Electrónica 1998, septiembre 1998, pp. 1-5.
- 6.22** “Carrier Deflection at the Surface of a MOS Transistor Under the Influence of a Magnetic Field”, P. García, R. Murphy, E. Gutiérrez, Digest of the 1998 Workshop on Simulation and Characterization Techniques in Semiconductors, septiembre 1998, pp. 37-39.
- 1999**
- 6.23** “Impedancia de Líneas de Polisilicio”, R. Murphy, Memoria del IX Congreso Internacional de Electrónica, Comunicaciones y Computadoras (CONIELECOMP 99), marzo 1999, pp. 105-109.
- 6.24** “Temperature Dependence of a Split—Drain MAGFET”, P. García, R. Murphy, E. Gutiérrez, Memoria del IX Congreso Internacional de Electrónica, Comunicaciones y Computadoras (CONIELECOMP 99), marzo 1999, pp. 152-155.
- 6.25** “Experimental and Theoretical Study of a MAGFET at Room and Low Temperatures”, P. García, R. Murphy, E. Gutiérrez, Memoria del Quinto Workshop IBERCHIP, marzo 1999, pp. 247-249.
- 6.26** “Deflección de Portadores en la Superficie de un Transistor MOS Bajo la Influencia de un Campo Magnético”, P. García, R. Murphy, E. Gutiérrez, A. Ramos, Memoria del IX Congreso Interuniversitario de Electrónica, Computación y Eléctrica (CIECE'99), marzo 1999, pp. 1-4.
- 6.27** “Análisis de Líneas de Interconexión de Polisilicio para Circuitos Integrados CMOS”, R. Murphy, Memoria del Primer Congreso Internacional en Electrónica, Comunicaciones y Computación (CIECC'99), marzo 1999, pp. 24-27.
- 6.28** “Performance of 0.5 μm nMOS Transistors at 200°C”, R. Murphy, E. Gutiérrez, Digest of the 1999 Workshop on Simulation and Characterization Techniques in Semiconductors, septiembre 1999, pp. 38-41.
- 2000**
- 6.29** “Circuitos Integrados CMOS para Comunicaciones Inalámbricas: Lineamientos de Diseño, Fabricación y Simulación”, R. Murphy, Memoria del X Congreso Internacional de Electrónica, Comunicaciones y Computadoras (CONIELECOMP 2000), marzo 2000, pp. 451-455.

- 6.30** “Simulación de Circuitos Integrados CMOS para Aplicaciones en Altas Frecuencias Usando SPICE”, R. Murphy, Memoria del X Congreso Internacional de Electrónica, Comunicaciones y Computadoras (CONIELECOMP 2000), marzo 2000, pp. 389-392.
- 6.31** “The Subthreshold-to-Linear Transition in Submicron MOSFETs at High Temperature”, E. Gutiérrez, R. Murphy, Memoria del Third International IEEE Caracas Conference on Devices, Circuits and Systems (ICCDCS2000), marzo 2000, pp. D40-1-D40-4.
- 6.32** “Interaction of Electrons with a Magnetic Field in Si at 77K”, P. García, E. Gutiérrez, R. Murphy, Memoria del Fourth European Workshop on Low Temperature Electronics –Wolte 4, junio 2000, pp. 277-282.
- 2001** **6.33** “Método Alternativo para la Determinación de la Longitud Efectiva del Canal y la Resistencia Serie de un TMOS LDD” R. Murphy, R. Torres, Memoria del XI Congreso Internacional de Electrónica, Comunicaciones y Computadoras (CONIELECOMP 2001), febrero 2001, pp. 232-237.
- 6.34** “A MAPLE-Based Homotopic Circuit Simulation Package” A. Sarmiento, R. Murphy, H. Vázquez, Memoria del IEEE Midwest Symposium on Circuits and Systems (MWSCAS 2001), agosto 2001, pp. 33-36.
- 2002** **6.35** “Inductores Integrados en Silicio para Aplicaciones de Radio Frecuencia” J. Huerta, R. Murphy, A. Díaz, A. Torres, Memoria del XII Congreso Internacional de Electrónica, Comunicaciones y Computadoras (CONIELECOMP 2002), febrero 2002, pp. 134-138.
- 6.36** “Analysis of a Silicon Magnetic Sensor at 77K” P. García, R. Murphy, E. Gutiérrez, Memoria del VIII Workshop Internacional IberChip, (IBERCHIP 2002), abril 2002, pp. SSSSDMIII-1-SSSSDMIII-5.
- 6.37** “Fabricación y Caracterización de Inductores sobre Silicio” J. Huerta, A. Díaz, A. Torres, R. Murphy, W. Calleja, M. Landa, Memoria del VIII Workshop Internacional IberChip, (IBERCHIP 2002), abril 2002, pp. p10-1-p10-6.
- 6.38** “An Alternative Method to Determine Effective Channel Length and Parasitic Series Resistance of LDD MOSFET’s”, R. Torres, R. Murphy, Memoria del Fourth IEEE International Caracas Conference on Devices, Circuits and Systems (ICCDCS2002), abril 2002, pp. D011-1-D011-5.

- 6.39** “Consequence of the Coupled Variables in Homotopic Simulation of Nonlinear Resistive Circuits”, H. Vázquez, L. Hernández, A. Sarmiento, R. Murphy, Memoria del Fourth IEEE International Caracas Conference on Devices, Circuits and Systems (ICDCS2002), abril 2002, pp. C014-1-C014-4.
- 6.40** “Consequence of Coupled Variables in the Homotopic Simulation of BJT Circuits”, H. Vázquez, L. Hernández, A. Sarmiento, R. Murphy, Memoria del 2002 IEEE International Symposium on Circuits and Systems (ISCAS 2002), mayo 2002, pp. II-241-II-244.
- 2003**
- 6.41** “Modelado del Transistor MOS para Aplicaciones de RF Utilizando BSIM 3V3” R. Torres, R. Murphy, Memoria del XIII Congreso Internacional de Electrónica, Comunicaciones y Computadoras (CONIELECOMP 2003), febrero 2003, pp. 16-19.
- 6.42** “Modelado de la Capacitancia Parásita de Compuerta de un TMOS LDD” L. Ortega, R. Murphy, Memoria del XIII Congreso Internacional de Electrónica, Comunicaciones y Computadoras (CONIELECOMP 2003), febrero 2003, pp. 76-79.
- 6.43** “Procedimiento de Diseño para Antenas de Microstrip e Independientes de Frecuencia” G. Rosas, R. Murphy, Memoria de la Conferencia Internacional de Dispositivos, Circuitos y Sistemas Veracruz 2003 (CIDCS Ver 2003), junio 2003.
- 6.44** “Enabling a Compact Model for MOSFET DC and Radio-Frequency Simulations in SPICE” R. Torres, R. Murphy, Memoria de la Conferencia Internacional de Dispositivos, Circuitos y Sistemas Veracruz 2003 (CIDCS Ver 2003), junio 2003.
- 6.45** “Improving Multi-Parameter Homotopy via Symbolic Analysis Techniques for Circuit Simulation” H. Vázquez, L. Hernández, A. Sarmiento, R. Murphy, Memoria de la European Conference on Circuit Theory and Design (ECCTD’03), septiembre 2003, pp. II-402-II-405.
- 6.46** “Impact of technology scaling on the input and output features of RF-MOSFETs: effects and modeling”, R. Torres, R. Murphy, E. Augendre, S. Decoutere, Memoria de la European Solid State Devices Research Conference (ESSDERC 2003), septiembre 2003, pp. 295-298.
- 2004**
- 6.47** “Laboratorios Remotos para la Educación a Distancia en Electrónica”, R. Murphy, Memoria del 4to. Congreso Internacional de Educación Superior (UNIVERSIDAD 2004), febrero 2004, pp. POS048-1-POS048-5 (4489-4493).

- 6.48** “Bi-CMOS Opto-Electronic Reception System for Application in High-Frequencies”, J. Martínez, A. Díaz, A. Torres, R. Murphy, J. Finol, Memoria del XIV Congreso Internacional de Electrónica, Comunicaciones y Computadoras (CONIELECOMP 2004), febrero 2004, pp. 214-219.
- 6.49** “Design and Characterization of Two MOS Transimpedance Amplifier Structures for High-Frequency Applications”, J. Martínez, A. Díaz, A. Torres, R. Murphy, J. Finol, Memoria del X Workshop Iberchip, marzo 2004, pp. 604-608.
- 6.50** “Straightforward Determination of Small-Signal Model Parameters for Bulk RF-MOSFETs”, R. Torres, R. Murphy, Memoria del Fifth IEEE International Caracas Conference on Devices, Circuits and Systems (ICCDCS2004), noviembre 2004, pp. 14-18.
- 6.51** “Linearity in Two Optical Receiver Structures for High-Frequency Applications”, J. Martínez, A. Díaz, R. Murphy, J. Finol, Memoria del Fifth IEEE International Caracas Conference on Devices, Circuits and Systems (ICCDCS2004), noviembre 2004, pp. 126-129.
- 6.52** “Effects of the Low Temperature Annealing on the Transport Mechanisms in n-type a-SiGe:H/p-type c-Silicon Heterojunctions”, P. Rosales, A. Torres, R. Murphy, F.J. De la Hidalga, L.F. Marsal, R. Cabré, J. Pallarès, Memoria del Fifth IEEE International Caracas Conference on Devices, Circuits and Systems (ICCDCS2004), noviembre 2004, pp. 168-171.
- 6.53** “Volterra Series in Two Optical Receiver Structures for High Frequency Applications”, J. Martínez, A. Díaz, R. Murphy, J. Finol, Memoria de la International Conference on Electronic Design (ICED 2004), noviembre 2004, pp. m2 1-4.
- 2005** **6.54** “Electrical Characteristics of a-SiGe:H/c-Si Heterojunction Diodes”, R. Cabré, P. Rosales, A. Torres, L. Hernández, R. Murphy, F.J. De la Hidalga, L.F. Marsal, J. Pallarès, Memoria de la 2005 Spanish Conference on Electron Devices, febrero 2005, pp. 271-274.
- 2006** **6.55** “A Simple Electrical RLC Crosstalk Model for Interconnects on Silicon”, J. Huerta, R. Murphy, Memoria Técnica de la Sixth International Caribbean Conference on Devices, Circuits and Systems (ICCDCS2006), abril 2006, pp. 79-82.
- 6.56** “Panel — Science and Technology Entrepreneurship For Economic Development (SEED)”, R. Jordán, S. Kassicieh, A. Roldán, N. Jerez, R. Lotufo, R. Murphy, Memoria Técnica de la Ninth International Conference on Engineering Education, julio 2006, pp. R3C-1—R3C-4.

- 2008** **6.57** “Quantum (5 5 12) Silicon Nanowire 300K MOSFET”, D. L. Kendall,, F. J. De la Hidalga, R .R. Rodríguez, M. Castro, A. Torres, W. Calleja, E. Meza Prieto, M. Landa, C. Zúñiga, R. Murphy, N. Carlos, I. Juárez, M. Kendall, Electro Chemical Society Transactions, Vol. 13, No. 1, mayo 2008, pp. 337-344.
- 2009** **6.58** “A Modified Model for the Self Inductance of Metal Lines on Si”, J. Huerta, R. Murphy, proceedings of the 2009 International Workshop Series on Signal Integrity and High-Speed Interconnects (IMWS2009-R9), febrero 2009, pp. 111-114.

7.- RESÚMENES EN CONGRESOS

- 1988** **7.1** “Obtención de Parámetros para Modelos Matemáticos de Transistores MOS”, R. Murphy, M. Linares, M. Aceves, Memoria del XXXI Congreso Nacional de Física, Monterrey, N.L., octubre 1988, pp. 22-23, 1988.
- 1990** **7.2** “Diseño y Fabricación de Circuitos Integrados CMOS”, W. Calleja, M. Linares, R. Murphy, M. Aceves, A. Torres, J. Remolina, S. Fuentes, P. Peykov, M. Landa, I. Fuentes, T. Flores, T. León, C. Zúñiga, I. Zaldívar, Memoria del XXXIII Congreso Nacional de Física, Ensenada, B. C. N., octubre 1990, p. 34.
- 7.3** “Caracterización Estadística de Capacitores Integrados MOS”, B. Chavira, R. Murphy, Memoria del XXXIII Congreso Nacional de Física, Ensenada, B. C. N., octubre 1990, p. 86.
- 7.4** “Diseño y Fabricación de un Sensor Magnético de Efecto Hall”, J. Remolina, W. Calleja, M. Linares, R. Murphy, M. Landa, I. Fuentes, I. Zaldívar, T. Flores, T. León, Memoria del XXXIII Congreso Nacional de Física, Ensenada, B. C. N., octubre 1990, p. 102.
- 7.5** “Desarrollo de un Proceso de Fabricación NMOS”, W. Calleja, F. Hernández, J. Remolina, M. Linares, R. Murphy, M. Landa, I. Fuentes, I. Zaldívar, T. Flores, T. León, Memoria del XXXIII Congreso Nacional de Física, Ensenada, B. C. N., octubre 1990, p. 102.
- 7.6** “Celdas Básicas Digitales”, R. Murphy, M. Linares, S. Fuentes, W. Calleja, J. Remolina, I. Zaldívar, M. Landa, I. Fuentes, T. Flores, T. León, Memoria del XXXIII Congreso Nacional de Física, Ensenada, B. C. N., octubre 1990, p. 102.
- 7.7** “Caracterización Eléctrica de Circuitos Integrados CMOS”, M. Linares, R. Murphy, W. Calleja, S. Fuentes, M. Aceves, I. Zaldívar, M. Landa, I. Fuentes, T. Flores, T. León, Memoria del XXXIII Congreso Nacional de Física, Ensenada, B. C. N., octubre 1990, p. 102.
- 7.8** “Implantación de Iones en Circuitos MOS Complementarios”, W. Calleja, M. Linares, R. Murphy, J. Remolina, M. Aceves, A. Torres, S. Fuentes, M. Landa, I. Fuentes, C. Zúñiga, I. Zaldívar, Memoria del XXXIII Congreso Nacional de Física, Ensenada, B. C. N., octubre 1990, p. 102.
- 7.9** “Películas CVD para Procesos MOS”, W. Calleja, M. Linares, R. Murphy, A. Torres, M. Aceves, M. Landa, S. Fuentes, I. Fuentes, Memoria del XXXIII Congreso Nacional de Física, Ensenada, B. C. N., octubre 1990, p. 103.

- 1991** **7.10** “Aplicación de Métodos Estadísticos para Determinar las Causas de Variabilidad en la Evaporación de Aluminio: Un caso de Estudio”, M. Aceves, J. Hernández, R. Murphy, IV Encuentro Nacional de Egresados de la Escuela Superior de Física y Matemáticas del IPN, Taxco, Guerrero, mayo 1991.
- 7.11** “Un Dispositivo para Ayuda en Deficiencias Auditivas”, F. Sandoval, R. Murphy, Memoria del XXXIV Congreso Nacional de Física, México, D. F., octubre 1991, p. 24.
- 7.12** “Estudio Comparativo de los Métodos ΔV_{BE} y Punzonado para Medir la Adherencia de Transistores de Potencia”, M. Aceves, R. Murphy, Memoria del XXXIV Congreso Nacional de Física, México, D. F., octubre 1991, p. 42.
- 1992** **7.13** “Depósito LPCVD de Silicio Policristalino: Una Revisión”, R. Murphy, M. Aceves, A. Torres, M. Landa, I. Fuentes, Memoria del XXXV Congreso Nacional de Física, Puebla, Pue., octubre 1992, pp. 2.
- 1993** **7.14** “Análisis por Computación del Gammagrama de Vaciamiento Gástrico”, C. Arteaga, R. Murphy, C. Manzano, L. Uscanga, L. Morales, Memoria del XXVII Congreso Anual de la Sociedad Mexicana de Medicina Nuclear, Ajijic, Jalisco, mayo 1993, pp. 112.
- 7.15** “Modelado de la Curva de Vaciamiento Gástrico”, R. Murphy, C. Arteaga, Memoria del XXXVI Congreso Nacional de Física, Acapulco, Gro., octubre 1993, pp. 87.
- 7.16** “The Use of Statistical Methods to Insure the Quality and Optimization of Polysilicon Deposition”, M. Aceves, R. Murphy, A. Torres, W. Calleja, 1993 International Integrated Reliability Workshop, Presentation Viewgraph Booklet, Lake Tahoe, California, EUA, octubre 1993, pp. 113-122.
- 1997** **7.17** “Modelado de Circuitos Integrados CMOS”, R. Murphy, Memoria del VII Congreso de Electrónica, Eléctrica y Sistemas Computacionales, Tuxtla Gutiérrez, Chis., octubre 1997, pp. 24-27.
- 1998** **7.18** “Impedancia del Polisilicio Usado como Línea de Interconexión en Circuitos Integrados”, Memoria del VI Encuentro Regional de Investigación y Enseñanza de la Física, Puebla, Pue., junio 1998, pp. 40.
- 1999** **7.19** “Temperature Dependence on Carrier Deflection in a Split-Drain Magfet”, P. García, E. Gutiérrez, R. Murphy, Memoria del Fifth International Symposium on Low Temperature Electronics, Honolulu, Hawaii, EUA, octubre 1999, pp. 1201.

- 2000** **7.20** “Caracterización del TMOS en Altas Frecuencias”, R. Murphy, Memoria del Primer Encuentro de Investigación, INAOE, Tonantzintla, Puebla, noviembre 2000, pp. 6.
- 7.21** “Fabricación de Transistores de Heterounión de Silicio”, P. Rosales, A. Torres, R. Murphy, Memoria del Primer Encuentro de Investigación, INAOE, Tonantzintla, Puebla, noviembre 2000, pp. 9.
- 2001** **7.22** “Fabricación y Caracterización de Inductores Sobre Silicio”, J. Huerta, A. Díaz, A. Torres, R. Murphy, W. Calleja, M. Landa, Resúmenes del XXI Congreso Nacional de la Sociedad Mexicana de Ciencia de Superficie y Vacío, A.C., octubre 2001, p. 54.
- 2002** **7.23** “Estado Actual y Perspectivas de los Postgrados en Ingeniería y Tecnología en México”, R. Murphy, Resúmenes del XVI Congreso Nacional de Posgrado, octubre 2002, p. 48-49.
- 2005** **7.24** “La Entrevista como Auxiliar en el Proceso de Admisión a la Maestría”, S. Zueck, A. Sarmiento, R. Murphy, Resúmenes del XIX Congreso Nacional de Posgrado, septiembre 2005, p. 66.
- 7.25** “La Entrevista como Herramienta de Evaluación Cualitativa en el Proceso de Selección a la Maestría en Electrónica del INAOE”, S. Zueck, A. Sarmiento, R. Murphy, Resúmenes del XIX Congreso Nacional de Posgrado, septiembre 2005, p. 106.
- 2007** **7.26** “Electrical behaviour of Ti electrodes on MIM structures using a-C:H film as insulator”, C Zuñiga-Islas, A I Kosarev, A Torres-Jacome, P Rosales-Quintero, W Calleja-Arriaga, F J de la Hidalga-Wade and R S Murphy-Arteaga, Workshop on Frontiers in Electronics, Cozumel, México, Diciembre 2007.
- 7.27** “Analytical characterization and modeling of shielded test structures for RFCMOS”, Emmanuel Torres-Ríos, Reydezel Torres-Torres, Roberto Murphy-Arteaga, and Edmundo Gutiérrez-D., Workshop on Frontiers in Electronics, Cozumel, México, Diciembre 2007.

8.- REPORTES TÉCNICOS

- | | | |
|-------------|------------|--|
| 1990 | 8.1 | “Micro-INAOE: Programa de Demostración del Diseño, Fabricación y Caracterización de Circuitos Integrados CMOS en el INAOE”, S. Fuentes, J. Palomino, R. Murphy, M. Linares, M. Landa, C. Zúñiga, W. Calleja, M. Aceves, I. Fuentes. Reporte Técnico # 87, INAOE, Tonantzintla, Puebla, 1990. |
| 1991 | 8.2 | “Caracterización y Control del Proceso de Fabricación de Circuitos Integrados EC MOS I”, M. Linares, R. Murphy, M. Aceves, W. Calleja. Reporte Técnico # 88, INAOE, Tonantzintla, Puebla, 1991. |
| 1993 | 8.3 | “Fortalecimiento del Postgrado en Microelectrónica en el INAOE”, R. Murphy, M. Linares, T. León, T. Flores, Reporte Técnico Final, Proyecto COSNET 183.89, 1993. |
| 1994 | 8.4 | “Apuntes de Teoría Electromagnética”, R. Murphy, Reporte Técnico # 175, INAOE, Tonantzintla, Puebla, 1994. |
| 1996 | 8.5 | “Celdas Digitales Estándar CMOS”, M. Linares, R. Murphy, W. Calleja, Reporte Técnico # 204, INAOE, Tonantzintla, Puebla, 1996. |

9.- ARTÍCULOS DE DIVULGACIÓN y POLÍTICA CIENTÍFICA

- 1989** **9.1** “Laboratorio de Microelectrónica del Instituto Nacional de Astrofísica, Óptica y Electrónica”, R. Murphy, Revista “Kinesis” de la Universidad Veracruzana, diciembre 1989, pp. 29-31, 1989.
- 1992** **9.2** “Métodos Estadísticos Para Mejorar la Calidad de Procesos Industriales”, M. Aceves, R. Murphy, L.A. Hernández, Sección Reporte Técnico de la Revista Contacto (en tres partes), Vol. 3, No. 26, junio 1992; Vol. 3, No. 27, julio 1992; Vol. 3, No. 28, agosto 1992.
- 1998** **9.3** “Determinación de Valores de Parámetros de Modelos Matemáticos por Optimización”, R. Murphy, Revista Imaquinación, Coordinación de Electrónica, INAOE, Vol. 1, No. 1, abril 1998, pp. 12-16.
- 9.4** “El Vertiginoso Desarrollo hacia la Microelectrónica”, R. Murphy, Periódico Síntesis, Sección Universitarios, martes 19 de mayo de 1998, pp. 6-7.
- 1999** **9.5** “¡Desarrollemos la microelectrónica en México!”, R. Murphy, Boletín de la Sociedad Mexicana de Física, Vol. 13, No. 3, julio-septiembre 1999, pp. 123-124. También publicado en Electrónica Universitaria, revista de la Universidad de las Américas, Año 2, No. 5, noviembre 1999, pp. 10-11.
- 9.6** “Hagamos microelectrónica en México”, R. Murphy, Revista Perfiles de la UDLA, Año XIV, No. 17, diciembre 1999, pp. 14.
- 2000** **9.7** “La Fabricación de Circuitos Integrados en México: Propuesta para Crear Centro Nacional de Microelectrónica”, R. Murphy, Periódico Síntesis, Sección Universitarios, lunes 11 de diciembre de 2000, pp. 2.
- 9.8** “Caracterización del Transistor MOS en Altas Frecuencias”, R. Murphy, Memoria del Primer Encuentro de Investigación, INAOE, noviembre 2000, pp. 117-120.
- 9.9** “Fabricación de Transistores de Heterounión en Silicio”, P. Rosales, A. Torres, R. Murphy, Memoria del Primer Encuentro de Investigación, INAOE, noviembre 2000, pp. 167-170.
- 2001** **9.10** “Importancia de apoyar la nanoelectrónica”, R. Murphy, Periódico La Jornada, Sección Lunes en la Ciencia, lunes 22 de enero de 2001, pp. II-III.

- 9.11** “Caracterización del Transistor MOS en Altas Frecuencias”, R. Murphy, Memoria del Segundo Encuentro de Investigación, INAOE, noviembre 2001, pp. 157-160.
- 9.12** “Fabricación y Caracterización de Inductores Coplanares Integrados”, J. Huerta, A. Díaz, A. Torres, R. Murphy, W. Calleja, M. Landa, Memoria del Segundo Encuentro de Investigación, INAOE, noviembre 2001, pp. 189-192.
- 2002** **9.13** “Problemas que Enfrentan los Postgrados en Ingeniería y Tecnología en México”, R. Murphy, Memorias de la 3ra Convención Internacional de Educación Superior, febrero 2002, pp. 136-147.
- 9.14** “Difusión de Boro en $\text{Si}_{0.848}\text{Ge}_{0.15}\text{C}_{0.002}$ Usando Recocidos Térmicos Rápidos a Altas Temperaturas”, P. Rosales, A. Torres, R. Murphy, C. Zúñiga, Memoria del Tercer Encuentro de Investigación, INAOE, noviembre 2002, pp. 267-270.
- 9.15** “Modelado de la Capacitancia Parásita de Compuerta de un TMOS LDD”, L. Ortega, R. Murphy, Memoria del Tercer Encuentro de Investigación, INAOE, noviembre 2002, pp. 303-306.
- 9.16** “Modelado del Transistor MOS para Aplicaciones de RF Utilizando BSIM3v3”, R. Torres, R. Murphy, Memoria del Tercer Encuentro de Investigación, INAOE, noviembre 2002, pp. 307-310.
- 2003** **9.17** “On the State of Electronic Engineering Education in Mexico”, R. Murphy, Memoria del Ibero American Summit on Engineering Education, São José dos Campos, Brasil, Marzo 2003, pp. 1-4.
- 9.18** “Efecto de la Corriente de Fuga a Altas Frecuencias en Transistores MOS con Óxido de Compuerta Ultra-Delgado”, R. Torres, R. Murphy, Memoria del Cuarto Encuentro de Investigación, INAOE, noviembre 2003, pp. 141-144.
- 9.19** “n-Type a-SiGe:H/p-Type Crystalline-Silicon Heterojunctions”, P. Rosales, A. Torres, R. Murphy, M. Landa, C. Zúñiga, Memoria del Cuarto Encuentro de Investigación, INAOE, noviembre 2003, pp. 153-156.
- 2004** **9.20** “Low Temperature Annealing on n-type a-SiGe:H/p-type c-Silicon Heterojunctions”, P. Rosales, A. Torres, R. Murphy, F.J. De la Hidalga, Memoria del Quinto Encuentro de Investigación, INAOE, noviembre 2004, pp. 169-172.

10.- TESIS Y LIBROS

- 1982** **10.1** “P-N Junction and MOSFET Capacitance”, St. John’s University, 1982.
- 1988** **10.2** “Bases para el Diseño y Fabricación de Circuitos Analógicos Integrados CMOS”, Instituto Nacional de Astrofísica, Óptica y Electrónica, 1988.
- 1997** **10.3** “Prospects for the MOS Transistor as a High Frequency Device”, Instituto Nacional de Astrofísica, Óptica y Electrónica, 1997.
- 1998** **10.4** “Teoría Electromagnética para Estudiantes de Electrónica y Física”, Instituto Nacional de Astrofísica, Óptica y Electrónica, Registro ante el Instituto Nacional del Derecho de Autor (INDA) # 03-1998-120912191600-01.1997.
- 2001** **10.5** “Teoría Electromagnética”, Editorial Trillas, ISBN 968-24-6277-0, junio 2001.
- 10.6** Capítulo “The FTO/SRO/Si Structure as a Radiation Sensor”, M. Aceves, A. Malik, R. Murphy, en libro “Sensors & Chemometrics 2001”, Research Signpost, India, ISBN 81-7736-067-1, noviembre 2001, pp. 1-25.

11.- PRESENTACIONES EN CONGRESOS Y CONFERENCIAS

- 1983** **11.1** “Chips y Medicina Nuclear”, XVII Reunión Anual de la Sociedad Mexicana de Medicina Nuclear, Cuernavaca, Morelos, abril 1983.
(Presentación en sesión plenaria, 10 minutos)
- 1989** **11.2** “Caracterización del Proceso de Fabricación de Circuitos Integrados del INAOE”, V Seminario de Física Electrónica, México D.F., agosto 1989.
(Presentación en sesión plenaria, 20 minutos)
- 1990** **11.3** “Un Proceso CMOS de Nueve Niveles”, Congreso de Electrónica y Comunicaciones UDLA-P-90. Universidad de las Américas, Puebla, febrero 1990.
(Presentación en sesión simultánea, 50 minutos)
- 11.4** “Diseño y Fabricación de Circuitos Integrados CMOS”, XXXIII Congreso Nacional de Física, Ensenada, B. C. N., octubre 1990.
(Presentación en sesión simultánea, 10 minutos)
- 11.5** “Diseño y Fabricación de un Sensor Magnético de Efecto Hall”, XXXIII Congreso Nacional de Física, Ensenada, B. C. N., octubre 1990.
(Explicación oral de sesión mural)
- 11.6** “Desarrollo de un Proceso de Fabricación NMOS”, XXXIII Congreso Nacional de Física, Ensenada, B. C. N., octubre 1990.
(Explicación oral de sesión mural)
- 11.7** “Celdas Básicas Digitales”, XXXIII Congreso Nacional de Física, Ensenada, B. C. N., octubre 1990.
(Explicación oral de sesión mural)
- 11.8** “Caracterización Eléctrica de Circuitos Integrados CMOS”, XXXIII Congreso Nacional de Física, Ensenada, B. C. N., octubre 1990.
(Explicación oral de sesión mural)
- 11.9** “Implantación de Iones en Circuitos MOS Complementarios”, XXXIII Congreso Nacional de Física, Ensenada, B. C. N., octubre 1990.
(Explicación oral de sesión mural)
- 11.10** “Películas CVD para Procesos MOS”, XXXIII Congreso Nacional de Física, Ensenada, B. C. N., octubre 1990.
(Explicación oral de sesión mural)
- 1991** **11.11** “Modelado de Circuitos Integrados CMOS en HSPICE”, Congreso de Electrónica y Comunicaciones, UDLA-P-91, febrero 1991.
(Presentación en sesión plenaria, 50 minutos)

- 11.12** “Characterization and Modeling of Integrated Circuits”, Seminario de Microelectrónica México-Japón, INAOE, abril 5, 1991. (Presentación en sesión plenaria, 20 minutos)
- 11.13** “Caracterización de Circuitos Integrados”, Universidad Autónoma de Puebla, mayo 2, 1991. (Conferencia invitada). (Presentación en sesión plenaria, 50 minutos)
- 11.14** “Modelado de Dispositivos CMOS”, IV Semana de Ingeniería Electrónica, ITESO, 27 de agosto de 1991. (Presentación en sesión plenaria, 50 minutos)
- 11.15** “Un Dispositivo para Ayuda en Deficiencias Auditivas”, XXXIV Congreso Nacional de Física, México, D. F., octubre 21, 1991. (Presentación en sesión simultánea, 10 minutos)
- 11.16** “Estudio Comparativo de los Métodos ΔV_{BE} y Punzonado para Medir la Adherencia de Transistores de Potencia”, XXXIV Congreso Nacional de Física, México, D. F., octubre 22, 1991. (Explicación oral de sesión mural)
- 1992** **11.17** “Depósito LPCVD de Silicio Policristalino: Una Revisión”, XXXV Congreso Nacional de Física, Puebla, Pue., octubre 26, 1992. (Presentación en sesión simultánea, 10 minutos)
- 1993** **11.18** “Modelado de la Curva de Vaciamiento Gástrico”, XXXVI Congreso Nacional de Física, Acapulco, Gro., octubre 22, 1993. (Presentación en sesión simultánea, 10 minutos)
- 1996** **11.19** “Sobre la Caracterización en Alta Frecuencia de Transistores MOS”, VI Congreso Internacional de Electrónica, Comunicaciones y Computadoras (CONIELECOMP 96), febrero 29, 1996. (Presentación en sesión simultánea, 20 minutos)
- 11.20** “Programa de Computación BIEXP para Radiofarmaco-cinética”, Taller Avanzado de Capacitación en Radiofarmacocinética, México, D. F., marzo 1, 1996. (Explicación oral de sesión mural)
- 11.21** “Sobre el Modelado de Dispositivos Semiconductores”, Coloquio de Ingeniería Electrónica, Instituto Tecnológico de Puebla, septiembre 12, 1996. (Presentación en sesión plenaria, 50 minutos)
- 1997** **11.22** “Modelado de Circuitos Integrados CMOS”, VII Congreso de Electrónica, Eléctrica y Sistemas Computacionales, Tuxtla Gutiérrez, Chis., octubre 23, 1997. (Presentación en sesión plenaria, 50 minutos)

- 1998**
- 11.23** “Characterization of the Submicron MOS Transistor for High-Frequency Applications”, VIII Congreso Internacional de Electrónica, Comunicaciones y Computadoras (CONIELECOMP 98), febrero 25, 1998.
(Presentación en sesión simultánea, 20 minutos)
- 11.24** “Modelado de Circuitos Integrados CMOS”, Primera Conferencia de Actualización en Ingeniería Electrónica, Comunicaciones y Computación, CAIECC’98, Poza Rica, Veracruz, México, marzo 25, 1998.
(Presentación en sesión simultánea, 20 minutos)
- 11.25** “Impedancia del Polisilicio Usado como Línea de Interconexión en Circuitos Integrados”, VI Encuentro Regional de Investigación y Enseñanza de la Física, junio 26, 1998.
(Explicación oral de sesión mural)
- 11.26** “A Straightforward De-Embedding Technique for High-Frequency Measurements of MOS Transistors”, Segundo Congreso Internacional de Investigación en Ingeniería Eléctrica y Electrónica 1998, septiembre 14, 1998.
(Presentación en sesión simultánea, 20 minutos)
- 11.27** “La Necesidad del Desarrollo de la Microelectrónica en México”, Instituto Tecnológico de Puebla, octubre 9, 1998.
(Presentación en sesión plenaria, 50 minutos)
- 1999**
- 11.28** “Impedancia de Líneas de Polisilicio”, IX Congreso Internacional de Electrónica, Comunicaciones y Computadoras (CONIELECOMP 99), marzo 2 1999.
(Presentación en sesión simultánea, 20 minutos)
- 11.29** “Temperature Dependence of a Split—Drain MAGFET”, IX Congreso Internacional de Electrónica, Comunicaciones y Computadoras (CONIELECOMP 99), marzo 2 1999.
(Presentación en sesión simultánea, 20 minutos)
- 11.30** “Análisis de Líneas de Interconexión de Polisilicio para Circuitos Integrados CMOS”, Primer Congreso Internacional en Electrónica, Comunicaciones y Computación (CIECC’99), marzo 24 1999.
(Presentación en sesión simultánea, 20 minutos)
- 11.31** “Algunas Consideraciones Sobre el Diseño y Fabricación de Circuitos Integrados CMOS para Comunicaciones Inalámbricas”, Seminario Institucional del INAOE, julio 22 1999.
(Presentación en sesión plenaria, 50 minutos)

- 11.32** “Algunas Consideraciones Sobre el Diseño y Fabricación de CI CMOS para Aplicaciones Inalámbricas”, Seminario de la Maestría en Dispositivos Semiconductores, Centro de Investigaciones en Dispositivos Semiconductores, BUAP, julio 23 1999.
(Presentación en sesión plenaria, 50 minutos)
- 2000** **11.33** “Circuitos Integrados CMOS para Comunicaciones Inalámbricas: Lineamientos de Diseño, Fabricación y Simulación”, X Congreso Internacional de Electrónica, Comunicaciones y Computadoras (CONIELECOMP 2000), febrero 29, 2000.
(Conferencia magistral invitada, 60 minutos)
- 11.34** “Simulación de Circuitos Integrados CMOS para Aplicaciones en Altas Frecuencias Usando SPICE”, X Congreso Internacional de Electrónica, Comunicaciones y Computadoras (CONIELECOMP 2000), marzo 1°, 2000.
(Presentación en sesión simultánea, 20 minutos)
- 11.35** “Fabricación de Circuitos Integrados en México”, SIEEEM2000, octubre 13, 2000.
(Conferencia plenaria invitada, 80 minutos)
- 11.36** “Caracterización del TMOS en Altas Frecuencias”, Primer Encuentro de Investigación, INAOE 2000, noviembre 16, 2000.
(Conferencia plenaria, 15 minutos)
- 2001** **11.37** “A Perspective of Research & Development in México”, Annual Ibero American Research and Development Summit (AIRDS 2001), Albuquerque, Nuevo México, EUA, mayo 8 2001.
(Conferencia simultánea invitada, 20 minutos)
- 11.38** “Caracterización del Transistor MOS en Altas Frecuencias”, Segundo Encuentro de Investigación, INAOE 2001, noviembre 15, 2001.
(Explicación oral de sesión mural)
- 11.39** “Microelectrónica en México”, Primer Congreso Internacional de Sistemas y Comunicaciones, Universidad Cristóbal Colón, Veracruz, Veracruz, México, noviembre 17, 2001.
(Conferencia plenaria invitada, 105 minutos)
- 2002** **11.40** “Problemas que Enfrentan los Postgrados en Ingeniería y Tecnología en México”, 3ra Convención Internacional de Educación Superior, La Habana, Cuba, febrero 5 2002.
(Conferencia plenaria, 45 minutos)

- 11.41** “La Física y las Matemáticas en el Análisis y Diseño del Transistor MOS”, Sexto Ciclo de Conferencias de Física y Matemáticas, Universidad de las Américas, Cholula, Puebla, México, febrero 13 2002.
(Conferencia plenaria invitada, 60 minutos)
- 11.42** “Microelectrónica”, XL Semana de Ciencias, Universidad Autónoma de San Luis Potosí, San Luis Potosí, San Luis Potosí, México, marzo 21 2002.
(Conferencia plenaria invitada, 60 minutos)
- 11.43** “An Alternative Method to Determine Effective Channel Length and Parasitic Series Resistance of LDD MOSFET’s”, Fourth IEEE International Caracas Conference on Devices, Circuits and Systems (ICCDCS2002), Aruba, Antillas Holandesas, abril 17 2002.
(Conferencia simultánea, 20 minutos)
- 11.44** “Consequence of the Coupled Variables in Homotopic Simulation of Nonlinear Resistive Circuits”, Fourth IEEE International Caracas Conference on Devices, Circuits and Systems (ICCDCS2002), Aruba, Antillas Holandesas, abril 18 2002.
(Conferencia simultánea, 20 minutos)
- 11.45** “Engineering Education in Latin America needs to be Thoroughly Overhauled” Fourth IEEE International Caracas Conference on Devices, Circuits and Systems (ICCDCS2002), Aruba, Antillas Holandesas, abril 18 2002.
(Participación invitada en Mesa Redonda, 150 minutos)
- 11.46** “La Educación Superior en Puebla: Características y Tendencias” Tercer Congreso de Educación Superior SEP-Puebla, Cholula, Puebla, México, abril 26 2002.
(Participación invitada en Mesa Redonda, 135 minutos)
- 11.47** “Formando Investigadores” VIII Encuentro Regional de la Investigación y Enseñanza de la Física, BUAP, Puebla, México, junio 6 2002.
(Participación invitada en Mesa Redonda, 150 minutos)
- 11.48** “Estado Actual y Perspectivas de los Postgrados en Ingeniería y Tecnología en México”, R. Murphy, XVI Congreso Nacional de Posgrado, Morelia, Michoacán, octubre 22 2001.
(Presentación en sesión simultánea, 10 minutos)
- 11.49** “Estado de la Educación en Ingeniería y Tecnología en México” IEEE Latin-American CAS Tour 2000, INAOE, Tonantzintla, Puebla, México, noviembre 20 2002.
(Participación invitada en Mesa Redonda, 150 minutos)

- 2003** **11.50** “On the State of Electronic Engineering Education in Mexico”, R. Murphy , Ibero American Summit on Engineering Education, Sao José dos Campos, Brasil, Marzo 25 2003.
(Presentación en sesión simultánea, 20 minutos)
- 11.51** “¿Es el Futuro la Especialización?” Tercer Simposio Nacional La Óptica en la Industria, INAOE, Tonantzintla, Puebla, México, julio 11 2003.
(Participación invitada en Mesa Redonda, 120 minutos)
- 2004** **11.52** “Laboratorios Remotos para la Educación a Distancia en Electrónica”, 4to. Congreso Internacional de Educación Superior (UNIVERSIDAD 2004), La Habana, Cuba, febrero 6 2004.
(Participación en sesión simultánea, 15 minutos)
- 11.53** “Formación de Posgrado en Microelectrónica y Microtecnologías, ¿Es Viable Compartir Recursos?”, X Workshop Iberchip, Cartagena, Colombia, marzo 12 2004.
(Participación invitada en Mesa Redonda, 105 minutos)
- 11.54** “Diseño de Antenas”, VI Congreso Nacional de Sistemas Computacionales, Universidad Cuauhtémoc, Abril 28, 2004.
(Participación invitada en Sesión Plenaria, 60 minutos)
- 11.55** “CEITEC and the Latin American Microelectronics Market Development”, Seminario Desafios da Microeletrônica: o papel do CEITEC, Porto Alegre, Brasil, junio 1, 2004.
(Participación invitada en Mesa Redonda, 120 minutos)
- 11.56** “Straightforward Determination of Small-Signal Model Parameters for Bulk RF-MOSFETs”, Fifth IEEE International Caracas Conference on Devices, Circuits and Systems (ICCDCS2004), noviembre 3 2004.
(Participación en sesión simultánea, 20 minutos)
- 11.57** “Linearity in Two Optical Receiver Structures for High-Frequency Applications”, Fifth IEEE International Caracas Conference on Devices, Circuits and Systems (ICCDCS2004), noviembre 4 2004.
(Participación en sesión simultánea, 20 minutos)
- 11.58** “Effects of the Low Temperature Annealing on the Transport Mechanisms in n-type a-SiGe:H/p-type c-Silicon Heterojunctions”, Fifth IEEE International Caracas Conference on Devices, Circuits and Systems (ICCDCS2004), noviembre 4 2004.
(Participación en sesión simultánea, 20 minutos)
- 2005** **11.59** “Estado de los Programas de Postgrado en Ingeniería y Tecnología en México”, Foro Nacional Sobre el Sistema de Educación Superior, Pachuca, Hidalgo, México, octubre 11 2005.
(Participación en sesión simultánea, 20 minutos)

- 2006** **11.60** “Estado de los Programas de Postgrado en Ingeniería y Tecnología en México”, Foro Nacional Sobre el Sistema de Educación Superior, México D.F., México, febrero 27 2006.
(Participación en sesión simultánea, 20 minutos)
- 2008** **11.61** “Perspectivas de Desarrollo de Jóvenes Investigadores en el País”, VII Taller Nacional de Estudiantes de Posgrado de Física y Ciencia de Materiales, Puebla, Puebla, 13 de marzo 2008.
(Participación invitada en Mesa Redonda, 120 minutos)
- 11.62** “Modelado del Transistor MOS para Aplicaciones en Altas Frecuencias”, Universidad Simón Bolívar, Caracas, Venezuela, 19 de junio de 2008.
(Participación invitada en Sesión Plenaria, 100 minutos)

12.-CITAS BIBLIOGRÁFICAS EXTERNAS

- 1990** **12.1** A Trabajo No. 10.2. En: Tesis de Maestría, Sotero Fuentes, INAOE, pp. 72, 1990.
- 1991** **12.2** A Trabajo No. 10.2. En: Tesis de Maestría, Federico Sandoval, INAOE, pp. 16. 1991.
- 12.3** A Trabajo No. 8.2 En: “Circuito Integrado para la Caracterización de Materiales, Procesos y Dispositivos”, J. De la Hidalga, M. Linares, P. Peykov, Memoria del congreso ELECTRO-91., pp. 797, 1991.
- 12.4** A Trabajo No. 6.4 En: “Circuito Integrado para la Caracterización de Materiales, Procesos y Dispositivos”, J. De la Hidalga, M. Linares, P. Peykov, Memoria del congreso ELECTRO-91, pp. 800, 1991.
- 12.5** A Trabajo No. 10.2 En: “Diseño de Circuitos Integrados Utilizando La Biblioteca de Celdas Estándar Digitales y el Proceso ECMOS I”, S. Fuentes, T. Flores, T. León, M. Aceves, J. Palomino, Reporte Técnico # 130, INAOE, 1991., pp. 66.
- 1993** **12.6** A Trabajo No. 10.2 En: “Circuito Sumador Completo MOS: Una Revisión”, F. Sandoval, A. Juárez, Memoria del IV Congreso Internacional de Electrónica y Comunicaciones, CONIELECOMP UDLA'93, Universidad de las Américas, Puebla. Abril de 1993, pp. 460.
- 1996** **12.7** A Trabajo No. 6.14 En: “Performance and Reliability Aspects of FOND: A New Deep Submicron CMOS Device Concept”, R. Bellens, G. Van den bosch, J.P. Miéville, G. Badenes, A. Clerix, G. Groeseneken, L. Deferm, H. Maes, IEEE Transactions on Electron Devices, Vol. 43, No. 9, septiembre 1996, pp. 1407-1415.
- 1997** **12.8** A Trabajo No. 5.6 En: “Letters to the Editor”, Noel Artiles-León, Quality Engineering, Vol. 9, No. 1, marzo 1997, pp. xi-xii.
- 1998** **12.9** A Trabajo No. 6.14 En: “A Comprehensive Closed-Form Model for the Quantized Accumulation Layer in MOS Structures”, V. Kol'dyaev, G. Van Den Bosch, L. Deferm, Solid State Electronics, Vol. 42, No. 1, enero 1998, pp. 50.
- 12.10** A Trabajo No. 10.3 En: “Design for High-Frequency Integrated Circuits Using CMOS and BiCMOS Technologies”, Ma. Flora Carreto Castro, Tesis Doctoral, INAOE, febrero 1998, pp. 53, 54, 56, 60, 61, 62.

- 12.11** A Trabajo No. 6.14 En: "A Possible Mechanism for Reconciling Large Gate-Drain Overlap Capacitance with a Small Difference Between Polysilicon Gate Length and Effective Channel Length in an Advanced Technology PFET", R. Young, L. Su, M. leong, S. Kapur, IEEE Electron Device Letters, Vol. 19, No. 7, julio 1998, pp. 234.
- 2000** **12.12** A Trabajo No. 10.3 En: "Low Temperature Electronics: Physics, Devices, Circuits and Applications", E. Gutiérrez, M.J. Deen, C. Claeys (editores), Academic Press, San Diego, California EUA, 2000, pp. 119, 128.
- 12.13** A Trabajo No. 6.18 En: "Low Temperature Electronics: Physics, Devices, Circuits and Applications", E. Gutiérrez, M.J. Deen, C. Claeys (editores), Academic Press, San Diego, California EUA, 2000, pp. 140.
- 12.14** A Trabajo No. 10.4 En: "El Memristor como Elemento Básico de Circuito", R. Enríquez, A. Gallardo, Memoria del XV Congreso de Instrumentación SOMI XV, Trabajo ELE-15, pp. 2.
- 12.15** A Trabajo No. 5.7 En: "1.7 GHz Bipolar Optoelectronic Receiver Using Conventional 0.8 μ m BiCMOS Process", G. Halkias, N. Haralabidis, E.D. Kyriakis-Bitaros, S. Katsafouros, Memoria del IEEE International Symposium on Circuits and Systems ISCAS 2000, mayo 2000, pp. V-417.
- 12.16** A Trabajo No. 6.14 En: "Novel Techniques for Data Retention and Leff Measurements in Two Bit MicroFlash Memory Cells", Y. Roizin, A. Yankelevich, Y. Netzer, Memoria de la AIP Conference on Characterization and Metrology for ULSI Technology 2000, junio 2000, pp. 182.
- 2001** **12.17** A Trabajo No. 5.7 En: "Design of a 1.8GHz Low-Noise Amplifier for RF Front-End in a 0.8 μ m CMOS Technology", S. Park, W. Kim, IEEE Transactions on Consumer Electronics, Vol. 47, No. 1, febrero 2001, pp. 10-15.
- 12.18** A Trabajo No. 10.4 En: "Fabricación y Caracterización de Guías de Onda Coplanares en Silicio con SiO₂ y SRO con R_O=20 y 30", M. Herrera, Tesis de Maestría, INAOE, 2001, pp. 34.
- 12.19** A Trabajo No. 10.4 En: "Fabricación y Caracterización de Guías de Onda Coplanares en Silicio con SiO₂ y SRO con R_O=10 y 20", L.E. Sánchez, Tesis de Maestría, INAOE, 2001, pp. 25.

- 12.20** A Trabajo No.5.7 En: "Etude et réalisation de circuits convoyers de courant de second génération en technologie BiCMOS. Application à l'amplification RF réglable", F. Seguin, Tesis Doctoral, Universidad de Burdeos, Francia, diciembre 14 2001, pp. 226-227.
- 2002** **12.21** A Trabajo No. 10.3 En: "Análisis de Circuitos con CADENCE PSpice", David Báez López, Alfaomega Grupo Editor, México DF, 2002, ISBN 970-15-0780-0, pp. 104.
- 12.22** A Trabajo No. 5.7 En: "Complementary VHF CMOS Active Inductor", A. Thanachayanont, S.S. Ngow, Memoria del ITC-CSCC 2002, julio 2002, pp. 345.
- 12.23** A Trabajo No. 5.7 En: "Class AB VHF CMOS Active Inductor", A. Thanachayanont, S.S. Ngow, Memoria del IEEE Midwest Symposium on Circuits and Systems MWSCAS 2002, agosto 2002, Vol. I, pp. 64-67.
- 12.24** A Trabajo No. 5.7 En: "Low Voltage High-Q VHF CMOS Transistor-Only Active Inductor", A. Thanachayanont, S.S. Ngow, Memoria del IEEE Midwest Symposium on Circuits and Systems MWSCAS 2002, agosto 2002, Vol. III, pp. 552-555.
- 12.25** A Trabajo No. 6.14 En: "A New Physical Modeling of Parasitic Capacitances of Deep-Submicron LDD MOSFETs", F. Prégaldiny, C. Lallement, D. Mathiot, Proceedings of the 2002 European Solid State Device Research Conference (ESSDERC 2002), septiembre 2002, pp. 1-4.
- 12.26** A Trabajo No. 5.7 En: "CMOS Transistor-Only Active Inductor for IF/RF Applications", A. Thanachayanont, Memoria del IEEE International Conference on Industrial Technology (ICIT 2002), Vol. 2, diciembre 2002, pp. 1209-1212.
- 12.27** A Trabajo No. 6.14 En: "A Simple Efficient Model of Parasitic Capacitances of Deep-Submicron LDD MOSFETs", Prégaldiny, F., Lallement, C., Mathiot, D., Solid-State Electronics, Vol. 46, No. 12, diciembre 2002, pp. 2191-2198.
- 2003** **12.28** A Trabajo No. 5.7 En: "Single Chip 1.8 GHz Band Pass LNA with Temperature Self-Compensation", Zito. D., Fanucci, L., Neri, B., Di Pascoli, S., Scandurra, G., Memoria Técnica del International Symposium on Signals, Circuits and Systems 2003 (SCS 2003), Vol. 1., julio 2003 pp. 121-124.
- 12.29** A Trabajo No. 10.6 En: "Charge Trapping Phenomenon in Al/SRO/Al on Si Structure by Lateral Electrical Stress", Z. Yu, M. Aceves, Superficies y Vacío, Vol. 16, No. 4, diciembre 2003, pp. 25-29.

- 12.30** A Trabajo No. 5.10 En: “Inter- and Intra-Chip Wireless Interconnection”, L. Xuejun, Tesis de Licenciatura, Nanyang Technological University, Singapur, diciembre 2003, pp. 1-126.
- 12.31** A Trabajo No. 6.14 En: “Étude et modélisation du comportement électrique des transistors MOS fortement submicroniques”, Prégaldiny, F., Tesis de Doctorado, Université Louis Pasteur, Strasburgo, Francia, diciembre 2003, pp. 1-199.
- 2004** **12.32** A Trabajo No. 5.7 En: “A Gain-Controllable Wide-Band Low-Noise Amplifier in Low-Cost 0.8- μ m Si BiCMOS Technology”, F. Seguin, B. Godara, F. Aicalapa, A. Fabre, IEEE Transactions on Microwave Theory and Techniques, Vol. 52, No. 1, enero 2004, pp. 158.
- 12.33** A Trabajo No. 6.37 En: “Design of Silicon-Based Suspended Inductors for UHF Applications”, F. Sandoval, L. Flores, Memoria del XIV Congreso Internacional de Electrónica, Comunicaciones y Computadoras (CONIELECOMP 04), febrero 2004, pp. 228-234.
- 12.34** A Trabajo No. 6.37 En: “Technological Considerations for Designing Bulkless Inductors for High-Frequency Applications”, F. Sandoval, L. Flores, Memoria del X Workshop Internacional Iberchip, marzo 2004, pp. 186-193.
- 12.35** A Trabajo No. 5.10 En: “Small-Signal Modeling of RF CMOS”, Tesis Doctoral, Jaejune Jang, Stanford University, agosto 2004.
- 12.36** A Trabajo No. 5.12 En: “Response to Comments on “A Direct Extraction Technique for a Small-Signal MOSFET Equivalent Circuit with Substrate Parameters””, S. Lee, Microwave and Optical Technology Letters, Vol. 43, No. 3, septiembre 2004, pp. 269.
- 12.37** A Trabajo No. 5.10 En: “Analysis of Effective Gate Resistance Characteristics in Nano-Scale MOSFET for RFIC”, H.S. Yun, S. Lim, J.H. Ahn, H.D. Lee, Journal of the Institute of Electronics Engineers of Korea, SD, Semiconductors and Devices, Vol. 41, No. 11, noviembre 2004, pp. 965-970.
- 2005** **12.38** A Trabajo No. 6.46 En: “Effects of Technology and Dimensional Scaling on Input Loss Prediction of RF MOSFETs”, T. Das, C. Washburn, P.R. Mukund, S. Howard, K. Paradis, J.G. Jang, J. Kolnik, J. Burleson, Proceedings of the 18th International IEEE Conference on VLSI Design, enero 2005, pp. 295-300.

- 12.39** A Trabajo No. 5.11 En: "Simulation of the Contribution of Magnetic Films on Planar Inductors Characteristics", E. Gamet, J.P. Chatelon, T. Rouiller, B. Bayard, G. Noyel, J. Rousseau, Journal of Magnetism and Magnetic Materials, Vol. 288, marzo 2005, pp. 121-129.
- 12.40** A Trabajo No. 6.46 En: "Accurate Performance Prediction of Multi-GHz CML with Data Run-Length Variations", S.R. Bandi, C. Washburn, P.R. Mukund, J. Kolnik, M. Liu, K. Paradis, S. Howard, J. Burleson, Memoria Técnica del IEEE International Symposium on Circuits and Systems 2005 (ISCAS 2005), Kobe, Japón, mayo 23-26 2005, pp. 5103-5106.
- 12.41** A Trabajo No. 10.6 En: "Study of Carrier Transport Mechanisms in Au/(Si/SiO₂)/p-Si Structure", K.B. Zhang, S.Y. Ma, Electronic Components & Materials, Vol. 24, No. 7, Julio 2005, pp. 56-60.
- 12.42** A Trabajo No. 5.12 En: "An Analytical Parameter Extraction of the Small-Signal Model for RF MOSFETs", Y.S. Chi, J.X. Lu, S.Y. Zhang, Z.J. Wu, F.Y. Huang, Memoria Técnica del 2005 IEEE Conference on Electron Devices and Solid-State Circuits, China, diciembre 19-21 2005, pp. 555-558.
- 2006** **12.43** A Trabajo No. 5.10 En: "Characterization and Modeling for 0.13um RF MOSFETs", C. Yusong, H. Fengyi, W. Zhongjie, Z. Shaoyong, K. Xiaoming, W. Zhigong, Chinese Journal of Semiconductors, Vol. 27, No. 2, febrero 2006, pp. 373-376.
- 12.44** A Trabajo No. 6.46 En: "Effect of Gate Poly-Silicon Depletion on MOSFET Input Impedance", S.R. Bandi, C. Washburn, P.R. Mukund, J. Kolnik, K. Paradis, S. Howard, J. Burleson, IEEE Microwave and Wireless Components Letters, Vol. 16, No. 5, mayo 2006, pp. 290-292.
- 12.45** A Trabajo No. 5.10 En: Patente "United States Patent 7038523, Voltaje Trimming Circuit", J. Suh, J.P. Kim, otorgado el 2 de mayo de 2006.
- 12.46** A Trabajo No. 6.46 En: "A Universal Common-Source and Common-Drain Model for 1-20GHz Frequency Range", S. S. Sridharan, S.R. Bandi, C. Washburn, P.R. Mukund, J. Kolnik, K. Paradis, S. Howard, J. Burleson, Memoria Técnica del 2006 IEEE International Symposium on Circuits and Systems, ISCAS 2006, mayo 2006, pp. 3313-3316.

- 12.47** A Trabajo No. 5.10 En: “Fabrication of T-Shaped Gate Diamond Metal-Insulator-Semiconductor Field Effect Transistors”, K. HIRAMA, S. MIYAMOTO, H. MATSUDAIRA, H. UMEZAWA, H. KAWARADA, Japanese Journal of Applied Physics, Vol. 45, No. 7, julio 2006, pp. 5681-5684.
- 12.48** A Trabajo No. 6.46 En: “Universal MOSFET Gate Impedance Model for 200 MHz—20 GHz Frequency Range”, S.R. BANDI, C. WASHBURN, P.R. MUKUND, J. KOLNIK, K. PARADIS, S. HOWARD, J. BURLERSON, Solid State Electronics, Vol. 50, No. 8, agosto 2006, pp. 1450-1460.
- 12.49** A Trabajo No. 5.13 En: “A Compact Equivalent Circuit for the Dark Current-Voltage Characteristics of Nonideal Solar Cells”, J. PALLARÈS, R. CABRÉ, L.F. MARSALL, Journal of Applied Physics, Vol. 100, No. 8, octubre 2006, pp. 084513-1-084513-5.
- 12.50** A Trabajo No. 6.46 En: “A New Substrate Network Model and Parameter Extraction for RF Nano-CMOS”, G.B. CHOI, S.H. HONG, H.S. KANG, Y.H. JEONG, IEEE Nanotechnology Materials and Devices Conference, 2006 (NMDC 2006), 22-25 Oct. 2006 Vol. 1, pp. 508 – 509.
- 12.51** A Trabajo No. 5.12 En: “A New Substrate Network Model and Parameter Extraction for RF Nano-CMOS”, G.B. CHOI, S.H. HONG, H.S. KANG, Y.H. JEONG, IEEE Nanotechnology Materials and Devices Conference, 2006 (NMDC 2006), 22-25 Oct. 2006 Vol. 1, pp. 508 – 509.
- 12.52** A Trabajo No. 6.50 En: “Accurate Modeling and Extraction Methodology for RF-MOSFET Valid Up to 40GHz”, J. LIU, X.J. XU, L.L. SUN, 8th International Conference on Solid-State and Integrated Circuit Technology (ICSICT 2006), Shanghai, China, octubre 23-26 2006, pp. 1339-1342.
- 12.53** A Trabajo No. 5.17 En: “Accurate Modeling and Extraction Methodology for RF-MOSFET Valid Up to 40GHz”, J. LIU, X.J. XU, L.L. SUN, 8th International Conference on Solid-State and Integrated Circuit Technology (ICSICT 2006), Shanghai, China, octubre 23-26 2006, pp. 1339-1342.
- 12.54** A Trabajo No. 5.17 En: “Improving the Accuracy of the De-Embedding Methods for On-Wafer RF Measurements”, M. DRAKAKI, A. HATZOPoulos, S. SISKOS, Memoria Técnica de la “XXI Conference on Design of Circuits and Integrated Systems (DCIS2006)”, Barcelona, España, Noviembre 2006, pp.144-1-144-5.

- 2007** **12.55** A Trabajo No. 5.17 En: “RF-CMOS Modeling: RF-MOSFET Modeling for Low Power Applications”, L. Jun, S. Lingling, X. Xiaojun, Chinese Journal of Semiconductors, Vol. 28, No. 1, enero 2007, pp. 131-137.
- 12.56** A Trabajo No. 5.17 En: “RF-CMOS Modeling: Parasitic Analysis for MOST On-Wafer Test Structure”, L. Jun, S. Lingling, X. Xiaojun, Chinese Journal of Semiconductors, Vol. 28, No. 2, febrero 2007, pp. 246-251.
- 12.57** A Trabajo No. 5.17 En: “Multiport Measurements Method Using a Two-Port Network Analyzer With Remaining Ports Unterminated”, D.G. Kam, J. Kim, IEEE Microwave and Wireless Components Letters, Vol. 17, No. 9, septiembre 2007, pp. 694-696.
- 12.58** A Trabajo No. 5.13 En: “Band Offsets and Transport Mechanisms of Hydrogenated Nanocrystalline Silicon/Crystalline Silicon Heterojunction Diode: Key Properties for Device Applications”, J.J. Lu, J. Chen, Y.L. He, W.Z. Shen, Journal of Applied Physics, Vol. 102, No. 6, septiembre 2007, pp. 063701-1-063701-7.
- 12.59** A Trabajo No. 5.13 En: “Solar Energy Converters Based on a-Si_{0.80} Ge_{0.20}: H Films”, B.A. Najafov, V.R. Figarov, International Journal of Sustainable Energy, Vol. 26, No. 3, septiembre 2007, pp. 149-157.
- 2008** **12.60** A Trabajo No. 5.13 En: “Determining Band Offset and Interface Charge Density of Hydrogenated Nanocrystalline Silicon / Crystalline Silicon Heterojunction Diode by C-V Matching Method”, Lu, J.J., Jiang, Z.Z., Chen, J., He, Y.L., Shen, W.Z., Proceedings of SPIE, Vol. 6984, Article Number 69840B, marzo 2008.
- 12.61** A Trabajo No. 5.10 En: “RF-Extraction Methods for MOSFET Series Resistances: A Fair Comparison”, J.C. Tinoco, J.P. Raskin, Memoria Técnica de la Seventh International Caribbean Conference on Devices, Circuits and Systems, abril 2008, pp. 1-6.
- 12.62** A Trabajo No. 5.7 En: “CMOS Active Inductors and Transformers”, F. Yuan, Springer-Verlag, ISBN 0387764771, junio 2008.
- 12.63** A Trabajo No. 5.12 En: “High-Frequency FET Modeling in GaN with Dispersion Effects”, M. Morgansen, Tesis de Maestría, North Carolina State University, septiembre 2008.

- 12.64** A Trabajo No. 6.50 En: "An Approach for Determining MOSFET Small-signal Circuit Model Parameters", Q. Wang, C. Yuan, Y. Huang, J. Gao, Microwave Journal, Vol. 51, No. 10, octubre 2008, pp. 116-123.
- 12.65** A Trabajo No. 5.17 En: "Small Signal and Noise Equivalent Circuit for CMOS 65 nm up to 110 GHz", N. Waldhoff, C. Andrei, D. Gloria, F. Danneville, G. Dambrine, Proceedings of the 38th European Microwave Conference, octubre 2008, pp. 321-324.
- 12.66** A Trabajo No. 5.12 En: "Revised RF Extraction Methods for Deep Submicron MOSFETs", J.C. Tinoco, J.P. Raskin, Proceedings of the 3rd European Microwave Integrated Circuits Conference, octubre 2008, pp. 321-324.
- 12.67** A Trabajo No. 5.17 En: "A Comparative Evaluation of De-Embedding Methods for On-Wafer RF CMOS Inductor S-Parameters Measurements", M. Drakaki, A. Hatzopoulos, S. Siskos, Physica Status Solidi (c), Vol. 5, No. 12, diciembre 2008, pp. 3671-3676.
- 12.68** A Trabajo No. 5.17 En: "A General Statistical Equivalent-Circuit-Based De-Embedding Procedure for High Frequency Measurements", M. Ferndahl, C. Fager, K. Andersson, P. Linnér, H.O. Vickers, H. Zirath, IEEE Transactions on Microwave Theory and Techniques, Vol. 56, No. 12, diciembre 2008, pp. 2692-2700.

13.- CURSOS IMPARTIDOS

1) Cursos a nivel licenciatura:

1987	13.1.1	“Algebra Elemental” Universidad de las Américas, Cholula, Puebla Agosto-diciembre 1987
	13.1.2	“Física I” Universidad de las Américas, Cholula, Puebla Agosto-diciembre 1987
1988	13.1.3	“Teoría Electromagnética I” Universidad de las Américas, Cholula, Puebla Enero-mayo 1988
1989	13.1.4	“Teoría Electromagnética I” Universidad de las Américas, Cholula, Puebla Agosto-diciembre 1989
1990	13.1.5	“Teoría Electromagnética I” Universidad de las Américas, Cholula, Puebla Enero-mayo 1990
1991	13.1.6	“Teoría Electromagnética I” Universidad de las Américas, Cholula, Puebla Enero-mayo 1991
	13.1.7	“Teoría Electromagnética I” Universidad de las Américas, Cholula, Puebla Agosto-diciembre 1991
1997	13.1.8	“Teoría Electromagnética” Universidad de las Américas, Cholula, Puebla Enero-mayo 1997
	13.1.9	“Electrónica II” Universidad de las Américas, Cholula, Puebla Enero-mayo 1997
	13.1.10	“Teoría Electromagnética” Universidad de las Américas, Cholula, Puebla Agosto-diciembre 1997
	13.1.11	“Antenas” Universidad de las Américas, Cholula, Puebla Agosto-diciembre 1997

1998	13.1.12	“Teoría Electromagnética” Universidad de las Américas, Cholula, Puebla Enero-mayo 1998
	13.1.13	“Antenas” Universidad de las Américas, Cholula, Puebla Enero-mayo 1998
	13.1.14	“Teoría Electromagnética” Universidad de las Américas, Cholula, Puebla Agosto-diciembre 1998
	13.1.15	“Antenas” Universidad de las Américas, Cholula, Puebla Agosto-diciembre 1998
1999	13.1.16	“Antenas” Universidad de las Américas, Cholula, Puebla Enero-mayo 1999
	13.1.17	“Antenas” Universidad de las Américas, Cholula, Puebla Agosto-diciembre 1999
2000	13.1.18	“Antenas” Universidad de las Américas, Cholula, Puebla Enero-mayo 2000
	13.1.19	“Teoría Electromagnética” Universidad de las Américas, Cholula, Puebla Enero-mayo 2000
	13.1.20	“Teoría Electromagnética” Universidad de las Américas, Cholula, Puebla Mayo-junio 2000
	13.1.21	“Antenas” Universidad de las Américas, Cholula, Puebla Agosto-diciembre 2000
	13.1.22	“Teoría Electromagnética” Universidad de las Américas, Cholula, Puebla Agosto-diciembre 2000
2001	13.1.23	“Antenas” Universidad de las Américas, Cholula, Puebla Enero-mayo 2001

	13.1.24	“Teoría Electromagnética” Universidad de las Américas, Cholula, Puebla Enero-mayo 2001
	13.1.25	“Antenas” Universidad de las Américas, Cholula, Puebla Agosto-diciembre 2001
2002	13.1.26	“Antenas” Universidad de las Américas, Cholula, Puebla Enero-mayo 2002
	13.1.27	“Antenas” Universidad de las Américas, Cholula, Puebla Agosto-diciembre 2002
2003	13.1.28	“Antenas” Universidad de las Américas, Cholula, Puebla Enero-mayo 2003
	13.1.29	“Antenas” Universidad de las Américas, Cholula, Puebla Agosto-diciembre 2003
2004	13.1.30	“Antenas” Universidad de las Américas, Cholula, Puebla Enero-mayo 2004.
	13.1.31	“Líneas de Transmisión y Antenas” Universidad de las Américas, Cholula, Puebla Agosto-Diciembre 2004.
2005	13.1.32	“Líneas de Transmisión y Antenas” Universidad de las Américas, Cholula, Puebla Enero-mayo 2005.
	13.1.33	“Líneas de Transmisión y Antenas” Universidad de las Américas, Cholula, Puebla Agosto-diciembre 2005.
2006	13.1.34	“Líneas de Transmisión y Antenas” Universidad de las Américas, Cholula, Puebla Enero-mayo 2006.
	13.1.35	“Líneas de Transmisión y Antenas” Universidad de las Américas, Cholula, Puebla Agosto-diciembre 2006.

- 2007**
- 13.1.36** “Líneas de Transmisión y Antenas”
Universidad de las Américas, Cholula, Puebla
Enero-mayo 2007.
- 13.1.37** “Líneas de Transmisión y Antenas”
Universidad de las Américas, Cholula, Puebla
Agosto-diciembre 2007.

2)	Cursos a nivel postgrado:	
1989	13.2.1	“Dispositivos Semiconductores” INAOE, Tonantzintla, Puebla Enero-mayo 1989
	13.2.2	“Teoría Electromagnética” (Propedéutico) INAOE, Tonantzintla, Puebla Mayo-julio 1989
	13.2.3	“Modelado de Dispositivos Semiconductores y Circuitos Integrados” INAOE, Tonantzintla, Puebla Mayo-agosto 1989
	13.2.4	“Caracterización y Optimización de Circuitos Integrados” INAOE, Tonantzintla, Puebla Agosto-diciembre 1989 (Co-impartido por Mónico Linares)
	13.2.5	“Física Electrónica” INAOE, Tonantzintla, Puebla Agosto-diciembre 1989
1990	13.2.6	“Física del Estado Sólido” INAOE, Tonantzintla, Puebla Enero-mayo 1990
	13.2.7	“Teoría Electromagnética” (Propedéutico) INAOE, Tonantzintla, Puebla Mayo-julio 1990
1991	13.2.8	“Electromagnetismo” INAOE, Tonantzintla, Puebla Enero-mayo 1991
	13.2.9	“Teoría Electromagnética” (Propedéutico) INAOE, Tonantzintla, Puebla Mayo-julio 1991
	13.2.10	“Dispositivos Electrónicos” INAOE, Tonantzintla, Puebla Agosto-diciembre 1991
1992	13.2.11	“Física de Dispositivos Semiconductores” INAOE, Tonantzintla, Puebla Enero-mayo 1992

	13.2.12	“Teoría Electromagnética” (Propedéutico) INAOE, Tonantzintla, Puebla Mayo-julio 1992
	13.2.13	“Dispositivos Electrónicos” INAOE, Tonantzintla, Puebla Agosto-diciembre 1992
1993	13.2.14	“Teoría Electromagnética” (Propedéutico) INAOE, Tonantzintla, Puebla Junio-Agosto 1993
1994	13.2.15	“Física” (Propedéutico) INAOE, Tonantzintla, Puebla Junio-Agosto 1994
1996	13.2.16	“Física de Dispositivos Semiconductores” INAOE, Tonantzintla, Puebla Enero-mayo 1996
	13.2.17	“Física” (Propedéutico) INAOE, Tonantzintla, Puebla Junio-Agosto 1996
1997	13.2.18	“Física” (Propedéutico) INAOE, Tonantzintla, Puebla Junio-Agosto 1997
	13.2.19	“Modelado de Dispositivos Semiconductores” INAOE, Tonantzintla, Puebla Agosto-Diciembre 1997 (Co-impartido con Edmundo Gutiérrez y Alfonso Torres)
1998	13.2.20	“Física de Dispositivos Semiconductores” INAOE, Tonantzintla, Puebla Enero-mayo 1998
	13.2.21	“Física” (Propedéutico) INAOE, Tonantzintla, Puebla Junio-Agosto 1998
	13.2.22	“Teoría Electromagnética” INAOE, Tonantzintla, Puebla Agosto-Diciembre 1998
	13.2.23	“Física y Modelado del Transistor MOS” INAOE, Tonantzintla, Puebla Agosto-Diciembre 1998

1999	13.2.24	“Física de Dispositivos Semiconductores” INAOE, Tonantzintla, Puebla Enero-mayo 1999
	13.2.25	“Física y Modelado del Transistor MOS” INAOE, Tonantzintla, Puebla Enero-mayo 1999
	13.2.26	“Física” (Propedéutico) INAOE, Tonantzintla, Puebla Junio-Agosto 1999
	13.2.27	“Física y Modelado del Transistor MOS” INAOE, Tonantzintla, Puebla Agosto-diciembre 1999
2000	13.2.28	“Teoría Electromagnética” (Propedéutico) INAOE, Tonantzintla, Puebla Junio-Agosto 2000
	13.2.29	“Física y Modelado del Transistor MOS” INAOE, Tonantzintla, Puebla Agosto-diciembre 2000
	13.2.30	“Física y Modelado de Dispositivos Semiconductores” INAOE, Tonantzintla, Puebla Agosto-diciembre 2000
2001	13.2.31	“Física de Dispositivos Semiconductores” INAOE, Tonantzintla, Puebla Enero-mayo 2001
	13.2.32	“Teoría Electromagnética” (Propedéutico) INAOE, Tonantzintla, Puebla Junio-Agosto 2001
	13.2.33	“Física y Modelado del Transistor MOS” INAOE, Tonantzintla, Puebla Agosto-diciembre 2001
2002	13.2.34	“Física de Dispositivos Semiconductores” INAOE, Tonantzintla, Puebla Enero-mayo 2002
	13.2.35	“Teoría Electromagnética” (Propedéutico) INAOE, Tonantzintla, Puebla Junio-Agosto 2002

- 13.2.36** “Modelado y Simulación de Dispositivos Semiconductores y Circuitos Integrados”
 INAOE, Tonantzintla, Puebla
 Junio-Agosto 2002.
 (Co-impartido por Alfonso Torres)
- 13.2.37** “Física General”
 INAOE, Tonantzintla, Puebla
 Agosto-diciembre 2002
- 2003** **13.2.38** “Teoría Electromagnética” (Propedéutico)
 INAOE, Tonantzintla, Puebla
 Junio-agosto 2003
- 13.2.39** “Dispositivos Electrónicos”
 INAOE, Tonantzintla, Puebla
 Agosto-diciembre 2003
- 2004** **13.2.40** “Teoría Electromagnética” (Propedéutico)
 INAOE, Tonantzintla, Puebla
 Junio-julio 2004
- 2005** **13.2.41** “Medición, Caracterización y Modelado de Dispositivos en Altas Frecuencias”
 INAOE, Tonantzintla, Puebla
 Enero-mayo 2005.
 (Co-impartido por Reydezel Torres)
- 13.2.42** “Teoría Electromagnética” (Propedéutico)
 INAOE, Tonantzintla, Puebla
 Junio-julio 2005.
 (Co-impartido por Reydezel Torres)
- 13.2.43** “Física y Modelado del Transistor MOS”
 INAOE, Tonantzintla, Puebla
 Agosto-diciembre 2005.
- 2006** **13.2.44** “Medición, Caracterización y Modelado de Dispositivos en Altas Frecuencias”
 INAOE, Tonantzintla, Puebla
 Enero-mayo 2006.
- 13.2.45** “Teoría Electromagnética” (Propedéutico)
 INAOE, Tonantzintla, Puebla
 Junio-julio 2006.
- 13.2.46** “Física y Modelado de Transistores”
 INAOE, Tonantzintla, Puebla
 Agosto-diciembre 2006.
 (Co-impartido por Pedro Rosales)

- 2007** **13.2.47** “Medición, Caracterización y Modelado de Dispositivos en Altas Frecuencias”
 INAOE, Tonantzintla, Puebla
 Enero-mayo 2007.
 (Co-impartido por Reydezel Torres)
- 13.2.48** “Teoría Electromagnética” (Propedéutico)
 INAOE, Tonantzintla, Puebla
 Mayo-julio 2007.
 (Co-impartido por Reydezel Torres)
- 13.2.49** “Teoría Electromagnética”
 INAOE, Tonantzintla, Puebla
 Agosto-diciembre 2007.
 (Co-impartido por Reydezel Torres)
- 2008** **13.2.50** “Medición, Caracterización y Modelado de Dispositivos en Altas Frecuencias”
 INAOE, Tonantzintla, Puebla
 Enero-mayo 2008.
 (Co-impartido por Reydezel Torres)
- 13.2.51** “Física y Modelado del Transistor MOS”
 INAOE, Tonantzintla, Puebla
 Mayo-julio 2008.
- 13.2.52** “Teoría Electromagnética” (Propedéutico)
 INAOE, Tonantzintla, Puebla
 Mayo-julio 2008.
 (Co-impartido por Reydezel Torres)
- 13.2.53** “Teoría Electromagnética”
 INAOE, Tonantzintla, Puebla
 Agosto-diciembre 2008.
 (Co-impartido por Reydezel Torres)
- 2009** **13.2.54** “Medición, Caracterización y Modelado de Dispositivos en Altas Frecuencias”
 INAOE, Tonantzintla, Puebla
 Enero-mayo 2009.
 (Co-impartido por Reydezel Torres)

14.- TESIS DIRIGIDAS

TESIS DIRIGIDAS:

Doctorado:

- | | | |
|-------------|---------------|---|
| 2000 | 14.1.1 | “Análisis, Modelado y Diseño de una Estructura Split-Drain MAGFET bajo Condiciones de Operación a 77 y 300K”, Pedro J. García Ramírez. INAOE, agosto 24 2000. (Co-director: Edmundo Gutiérrez). |
| 2003 | 14.1.2 | “Small Signal Modeling of Bulk MOSFETs for High Frequency Applications”, Reydezel Torres Torres. INAOE, diciembre 15 2003. |
| 2004 | 14.1.3 | “Transistor Bipolar de Heterounión con Emisor Amorfo Compatible con la Tecnología CMOS”, Pedro Rosales Quintero. INAOE, noviembre 15 2004. (Co-director: Alfonso Torres). |
| 2008 | 14.1.4 | “Modelado de la Inductancia Propia para Interconexiones en Silicio”, Jesús Huerta Chua. INAOE, diciembre 19, 2008. |

Maestría:

- | | | |
|-------------|---------------|--|
| 1990 | 14.2.1 | “Determinación de Funcionalidad de Circuitos Integrados Digitales CMOS”, Sotero Fuentes, INAOE, octubre 15 1990. (Co-director: Mónico Linares A.) |
| 1991 | 14.2.2 | “Diseño de un Otófono en Base a Celdas Básicas Analógicas CMOS”, Federico Sandoval, INAOE, mayo 23 1991. |
| 2000 | 14.2.3 | “Método Alternativo para la Determinación de la Longitud Efectiva y la Resistencia Serie Fuente/Drenaje en el TMOS LDD”, Reydezel Torres Torres, INAOE, agosto 9 2000. |
| 2001 | 14.2.4 | “Reordenamiento de las Ecuaciones que Emanan de Circuitos no Lineales para Acelerar la Simulación Homotópica”, Héctor Vázquez, INAOE, noviembre 5 2001. (Co-director: Arturo Sarmiento R.) |
| | 14.2.5 | “Diseño de un Magnetómetro para Caracterización de Sensores Magnéticos”, Edilberto Serrano, INAOE, mayo 24 2001. |
| 2002 | 14.2.6 | “Fabricación y Caracterización de Inductores Coplanares Integrados”, Jesús Huerta, INAOE, febrero 22 2002. (Co-directores: Alejandro Díaz Sánchez, Alfonso Torres Jacome). |

- 14.2.7** “Modelado de Componentes Parásitos de Compuerta de un Transistor MOS LDD”, Lucila Ortega Vargas, INAOE, noviembre 29 2002.
- 2003** **14.2.8** “Diseño, Fabricación y Caracterización de Antenas Integradas”, Georgina Rosas Guevara, INAOE, septiembre 1 2003.
- 14.2.9** “Modelado de la Interferencia Electromagnética en Líneas de Interconexión”, Emmanuel Torres Rios, INAOE, octubre 24 2003.
- 2005** **14.2.10** “Dos Filosofías Distintas de la Técnica de Calibración LRL Multilíneas para Eliminar los Errores Sistemáticos del Analizador de Redes Vectorial”, Juan Alberto Saldivar Morales, INAOE, julio 8 2005. (Co-directores: Ignacio Zaldívar, Apolinar Reynoso).

Licenciatura:

- 1992** **14.3.1** “Fabricación y Caracterización de Celdas Básicas Digitales Integradas Metal-Oxido-Semiconductor Complementario (CMOS)”, Ignacio Zaldívar, UAP, 1992. (Co-directores: Mónico Linares A., Arturo Prieto F.).
- 2002** **14.3.2** “E-Magnetic 3D”, Carlos Marín, UDLA, enero 15 2002. (Co-director: David Báez López).

15.- DIRECCIÓN DE PROYECTOS EXTERNOS

1989-90	15.1	“Fortalecimiento al Postgrado en Microelectrónica en el INAOE”, proyecto apoyado por el Consejo del Sistema Nacional de Educación Tecnológica (COSNET), clave 183.89, co-director: Mónico Linares.
1998-99	15.2	“Caracterización de Transistores MOS para Aplicaciones en Alta Frecuencia”, proyecto de Investigación Inicial apoyado por el CONACyT, clave 211290-5-I26894A.
2000-01	15.3	“Characterization and Modeling of High-Frequency MOS Transistors”, proyecto conjunto con el “Interuniversitair Micro-Elektronica Centrum” (IMEC) en Heverlee, Bélgica.
2001-03	15.4	“Caracterización de Componentes Parásitas y Modelado del Transistor MOS usando Técnicas de Alta Frecuencia”, proyecto apoyado por el CONACyT, clave 33810-A.
2002-04	15.5	“LABDILEIT: Laboratory for Distance Learning based on Internet Technology”, proyecto dentro del marco del programa Alfa-2 de la Comunidad Europea.

16.- CURSOS DE EDUCACIÓN CONTINUA

- | | | |
|-------------|-------------|---|
| 1992 | 16.1 | “Didáctica para Estudios de Postgrado”, INAOE, Tonantzintla, Puebla, México, marzo-abril 1992 (20 horas). |
| | 16.2 | “Hybrid and Multi-Chip Module Design”, Hughes Aircraft, California, EUA, diciembre 1992 (40 horas). |
| 1995 | 16.3 | “Hacia una Definición de las Aplicaciones para Circuitos de Alta Frecuencia: Silicio y Compuestos III-V”, INAOE, Tonantzintla, Puebla, México, diciembre 1995 (20 horas). |
| 1996 | 16.4 | “Model 360B Network Analyzer User Training Course”, INAOE, Tonantzintla, Puebla, México, julio 1996 (20 horas). |
| 1999 | 16.5 | “RF IC Design for Wireless Communication Systems”, Instituto Federal de Tecnología de Suiza, Lausanna, Suiza, junio-julio 1999 (30 horas). |

17.- MEMBRESÍAS

- 1988** Miembro Titular de la Sociedad Mexicana de Física desde marzo 1988.
- 1992** Miembro de IEEE desde mayo 1992 (No. 3107919).
Nombramiento a Senior Member, 16 de febrero de 2002.
- 2002** Miembro del Sistema Nacional de Investigadores, Nivel I, julio 2002 a la fecha.
- 2004** Miembro del Consejo Directivo del Iberoamerican Science and Technology Education Consortium (ISTEC), enero 2004 a junio 30, 2007.
- Tesorero del Consejo Mexicano de Estudios de Posgrado, A.C. (COMEPO), enero 2004 a mayo 2008.
- Miembro de la Academia Mexicana de Ciencias, AC, desde diciembre 2004.
- 2007** Presidente del Consejo Directivo del Iberoamerican Science and Technology Education Consortium (ISTEC), julio 2007 a la fecha.
- 2008** Vicepresidente del Consejo Mexicano de Estudios de Posgrado, A.C. (COMEPO), mayo 2008 a la fecha.

18.- PARTICIPACIÓN EN COMITÉS ORGANIZADORES DE CONFERENCIAS

- 1999** **Publicity Chair** para el *Third IEEE International Workshop on Design of Mixed-Mode Circuits and Applications*, Puerto Vallarta, Jalisco, México, julio 26-28 1999.
- 2000** **Local Arrangements Chair** para el *Third IEEE International Caracas Conference on Devices, Circuits and Systems (ICCDCS2000)*, Cancún, Quintana Roo, México, marzo 15-17 2000.
- 2001** **Local Arrangements Chair** para el *Second IEEE Latin American Test Workshop*, Cancún, Quintana Roo, México, febrero 11-14 2001.
- Presidente del Comité Organizador** para el *Segundo Encuentro de Investigación*, Tonantzintla, Puebla, México, Noviembre 14-15 2001.
- 2002** **Miembro del International Committee** para el *Fourth IEEE International Caracas Conference on Devices, Circuits and Systems (ICCDCS2002)*, Aruba, Antillas Holandesas, abril 17-19 2002.
- Presidente del Comité Organizador** del *Primer Taller Mesoamericano y del Caribe de Biblioteca Digital y Educación a Distancia*, Tonantzintla, Puebla, México, mayo 15-17 2002.
- Presidente del Comité Organizador** para el *Tercer Encuentro de Investigación*, Tonantzintla, Puebla, México, Noviembre 14-15 2002.
- Coordinador General del Comité Organizador** del *IEEE Latin American CAS Tour 2002*, Tonantzintla, Puebla, México, noviembre 18-22 2002.
- 2003** **Co-Presidente del Programa Técnico** para el *XIII Congreso Internacional de Electrónica, Comunicaciones y Computadoras (CONIELECOMP 2003)*, Cholula, Puebla, México, febrero 24-26 2003.
- Coordinador General del Comité Organizador** de la *Conferencia Internacional de Dispositivos, Circuitos y Sistemas Veracruz 2003*, Boca del Río, Veracruz, México, junio 25-27 2003.
- Presidente del Comité Organizador** para el *Cuarto Encuentro de Investigación*, Tonantzintla, Puebla, México, noviembre 13-14 2003.

2004

Coordinador de Finanzas para el *XVIII Congreso Nacional de Posgrado*, Culiacán, Sinaloa, México, octubre 17-19 2004.

Coordinador Nacional de la Expo-Posgrado durante el *XVIII Congreso Nacional de Posgrado*, Culiacán, Sinaloa, México, octubre 17-19 2004.

Vice-Presidente del Comité Organizador del *IV Congreso Iberoamericano de Sensores (IBERSENSOR 2004)*, Puebla, Puebla, México, octubre 27-29 2004.

Miembro del Technical Program Committee para el *Fifth IEEE International Caracas Conference on Devices, Circuits and Systems (ICCDCS2004)*, Punta Cana, República Dominicana, noviembre 3-5 2004.

Presidente del Comité Organizador para el *Quinto Encuentro de Investigación*, Tonantzintla, Puebla, México, noviembre 8-9 2004.

Coordinador General del Comité Organizador del *IEEE Latin American CAS Tour 2004*, Boca del Río, Veracruz, México, noviembre 17-19 2004.

2005

Miembro del Comité Técnico del *XI Taller Iberchip (IWS-2005)*, Salvador de Bahía, Brasil, marzo 28-30, 2005.

Coordinador de Finanzas para el *XIX Congreso Nacional de Posgrado*, Puebla, Puebla, México, septiembre 19-21, 2005.

Presidente del Comité Organizador para el *Sexto Encuentro de Investigación*, Tonantzintla, Puebla, México, octubre 27-28 2005.

2006

Miembro del Comité Técnico del *XII Taller Iberchip (IWS-2006)*, San José, Costa Rica, marzo 22-24, 2006.

General Chair para el *Sixth IEEE International Caribbean Conference on Devices, Circuits and Systems (ICCDCS2006)*, Playa del Carmen, Quintana Roo, México, abril 26-28 2006.

Coordinador de Finanzas para el *XX Congreso Nacional de Posgrado*, México, D.F., México, octubre 16-17 2006.

Coordinador General de la Expo-Posgrado durante el *XX Congreso Nacional de Posgrado*, México, D.F., México, octubre 16-17 2006.

Miembro del Comité Técnico del *Simposio de Metrología 2006*, Querétaro, Querétaro, octubre 25-27 2006.

Miembro del Comité Técnico de la *36th ASEE/IEEE Frontiers in Education Conference*, San Diego, California, EUA, octubre 28-31 2006.

Presidente del Comité Organizador para el *Séptimo Encuentro de Investigación*, Tonantzintla, Puebla, México, noviembre 8 y 9, 2006.

2007

Miembro del Comité Técnico del *XIII Taller Iberchip (IWS-2007)*, Lima, Perú, marzo 14-16, 2007.

Miembro del Comité Técnico del *XVIII European Conference on Circuit Theory and Design (ECCTD 2007)*, Sevilla, España, agosto 26-30, 2007.

Miembro del Comité Técnico de la *38th ASEE/IEEE Frontiers in Education Conference*, Milwaukee, Wisconsin, EUA, octubre 10-13 2007.

Presidente del Comité Organizador para el *Octavo Encuentro de Investigación*, Tonantzintla, Puebla, México, noviembre 8 y 9, 2007.

Coordinador de Finanzas para el *XXI Congreso Nacional de Posgrado*, Guadalajara, Jalisco, México, noviembre 20-23 2007.

Coordinador General de la Expo-Posgrado durante el *XXI Congreso Nacional de Posgrado*, Guadalajara, Jalisco, México, noviembre 20-23, 2007.

Miembro del Comité Técnico del *XXII Conference on Design of Circuits and Integrated Systems (DCIS 07)*, Sevilla, España, noviembre 21-23, 2007.

Local Arrangements Chair para el *Workshop on Frontiers in Electronics (WOFE 2007)*, Cozumel, Quintana Roo, México, diciembre 15-19 2007.

2008

Local Arrangements Chair para el *Ninth IEEE Latin American Test Workshop*, Puebla, Puebla, México, febrero 18-20 2008.

General Co-Chair para el *XIV Taller Iberchip (IWS-2008)*, Puebla, Puebla, México, febrero 20-22 2008.

Finance and Global Arrangements Chair para la *Seventh IEEE International Caribbean Conference on Devices, Circuits and Systems (ICCDCS2008)*, Cancún, Quintana Roo, México, abril 28-30 2008.

Miembro del Comité Técnico del *Simposio de Metrología 2008*, Querétaro, Querétaro, octubre 22-24, 2008.

Miembro del Comité Técnico de la *39th ASEE/IEEE Frontiers in Education Conference*, Saratoga Springs, Nueva York, EUA, octubre 22-25 2008.

Presidente del Comité Organizador para el *XXII Congreso Nacional de Posgrado*, Mérida, Yucatán, octubre 27 a 29, 2008.

Presidente del Comité Organizador para el *Noveno Encuentro de Investigación*, Tonantzintla, Puebla, México, noviembre 6 y 7, 2008.

Miembro del Comité Técnico del *XXIII Conference on Design of Circuits and Integrated Systems (DCIS 08)*, Grenoble, Francia, noviembre 12-14, 2008.

Local Arrangements Chair para el *Second Dependable Circuit Design Conference*, Playa del Carmen, Quintana Roo, México, noviembre 27-28, 2008.